Устройство для индикации Советский патент 1991 года по МПК G09G3/20 G09G3/04 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах отображения цифровой информации

Цель изобретения - расширение обла- сти применения устройства за счет обеспечения возможности индикации десятичных чисел и гашения незначащих нулей в их старших и младших разрядах

На чертеже представлена функционэль- ная схема устройства

Устройство содержит блок памяти 1, первый знакогенератор 2, ключи 3 первой группы, дешифратор 4, ключи 5 второй группы, матричную индикаторную панель 6, ге- нератор импульсов 7, второй счетчик 8 первый счетчик 9, второй знакогенератор 10, блок сравнения 11, первый триггер 12 первый сдвиговый регистр 13 первую группу элементов И 14, первый демультиплек- сор 15, элементы ИЛИ 16 коммутатор 17 формирователь импульсов 18 второй триггер 19, второй сдвиговый регистр 20, третий триггер 21, второй элемент И 22 пятый триггер 23, четвертый триггер 24 регистр 25 второй демультиплексор 26. первый элемент И 27. вторую группу элементов И 28

Устройство работает следующим образом

Данные, поступающие в устройство по информационному входу, содержат коды индицируемых цифр и код местоположения запятой (если число дробное) Код запятой образуется одним двоичным разрядом для каждого знакоместа, причем если в указан ном двоичном разряде содержится логиче екая единица то в данном знакоместе должна индицироваться запятая если код запятой содержит логический нуль индика ция запятой в данном знакоместе не долж- на происходить

Цифра и запятая в данном знакоместе индицируется с помощью матрицы, например 5x7 элементов (для индикации цифры) и одного элемента индикации (для индика- ции запятой).

Данные о каждом знакоместе заносятся по информационному входу устройства в блок памяти 1 и хранятся в нем в течение всего цикла индикации Во зремя записи данных в блок памяти 1 на управляющем входе устройства присутствует уровень логической единицы При этом коммутатор подключает к адресному входу блока памяти адресный вход устройства блок памяти находится в режиме записи Сигнал логической единицы, присутствующий на управляющем входе устройства удерживает триггеры 12,19,21,24, сдвиговые регистры 13 и 20, счетчики 8 и 9 и регистр 25 в исходном нулевом состоянии Генератор импульсов 7 не работает На выходе триггера 24 находится уровень логического нуля, поступающий на управляющие входы дешифратора 4 и демультиплексора 15 В результате этого на выходах дешифратора 4 и соответственно на выходах ключей 3 первой группы управляющие напряжения обеспечивающие индикацию строк индикаторной панели (индикатора) 6 отсутствуют Кроме того, на выходах демультиплексора 15 и соответственно на выходах группы элементов И 14 присутствуют уровни логического нуля, ключи 5 второй группы находятся в закрытом состоянии и управляющие напряжения обеспечивающие индикацию столбцов, отсутствуют Таким образом во время записи информации в блок памяти 1 индикатор 6 не возбуждается

Приме р1 Рассмотрим работу устройства при поступлении в блок памяти 1, например числа 0010 5000

Перед началом индикации числа хранящегося в блоке памяти 1 осуществляется ею анализ на наличие незначащих нулей При подаче на управляющий вход устройства уровня логического нуля разрешается работа генератора импульсов 7 триггеров 12 19,21, 24, сдвиговых регистров 13 и 20, счетчиков 9 и 8 и регистра 25 Коммутатор подключает теперь к адресным входам бло- i а памяти 1 выходы счетчика 8 Блок памяти 1 переводится в режим считывания данных

При этом счетчик 8 адресует первую ячейку блока памяти 1 соответствующую старшему разряду индикатора 6, и на первый и второй информационные входы знакогенератора 2 поступают соответственно код цифры подлежащей индикации в данном разряде, и код запятой (логический нуль или логическая единица) Счетчик 9 в данном случае стробирует первый знакогенератор 2 таким образом, что на его выходе появляются данные (шестиразрядный код) только верхней строки, соответствующие старшему разряду индикатора 6 Эти данные поступают на информационный вход блока сравнения 11 На другой вход блока сравнения 11 поступают данные с выхода второго знакогенератора 10, который, как и первый знакогенератор 2. стробируется счетчиком 9 Второй знакогенератор 10 со держит семь шестиразрядных кодовых ком- бинаций В первых пяти разрядах содержатся коды, образующие цифру 0, а в последнем (шестом) разряде кодовых комбинаций всегда содержится логический нуль Следовательно на первый вход блока сравнения 11, в данном случае, поступают

со второго знакогенератора данные, которые формируют первую строку цифры 0.

Первый тактовый импульс, поступающий с генератора импульсов 7 на счетный вход счетчика 9, переводит последний в еле- дующее состояние. При этом на выходе знакогенератора 2 появляются данные второй строки старшего разряда индикатора, а на выходе знакогенератора 10 данные, формирующие вторую строку цифры 0 и т.д. После седьмого тактового импульса на выходе знакогенератора 2 появляются данные нижней строки старшего разряда панели 6, а на выходе знакогенератора 10 данные, формирующие нижнюю строку цифры 0.

При поступлении на счетный вход счетчика 9 восьмого тактового импульса он переходит в нулевое состояние. На выходе переполнения указанного счетчика импульсов возникает сигнал, под действием кото- рого первый счетчик 8 переходит в следующее состояние и адресует вторую ячейку блока памяти 1. соответствующую второму по порядку старшему разряду па нели 9. Аналогичным образом счетчик 9 про- ходит семь состояний и стробирует первый знакогенератор 2 таким образом, что на его выходе последовательно появляются данные с первой по седьмую строки второго разряда панели 6, В данном случае на выхо- де знакогенератора 10 снова последовательно и синхронно с первым знакогенератором 2 появляются данные строк, формирующие цифру 0. Таким же образом данные с знакогенераторов 2 и 10 считываются и для других разрядов панели 6. Емкость счетчика 8 равна числу разрядов панели 6.

Поскольку в рассматриваемом примере число 0010, 5000 в первых двух старших разрядах содержит незначащие нули, то данные, выдаваемые первым знакогенератором 2 и соответствующие старшему разряду панели 6, будут совпадать с данными, выдаваемыми вторым знакогенератором 10, В результате этого в течение первых семи тактов цикла индикации на выходе блока сравнения 11 будет присутствовать уровень логического нуля, свидетельствующий о равенстве кодовых комбинаций, по- ступающих на его входы. В данном случае на тактовом входе триггера 12 продолжает находиться уровень логического нуля и указанный триггер не меняет своего состояния, а на его инверсном выходе продолжает на- ходиться уровень логической единицы, разрешающий запись даннных в сдвиговый регистр 13. По истечении семи тактов, сигнал возникающий на выходе переполнения счетчика 9, поступает на тактовый вход

сдвигового регистра 13 и в его старший разряд запишется логическая единица, а на со- от ветствующем инверсном выходе появится уровень логического нуля. Сдвиговый регистр 13 работает таким образом,что если имеется сигнал разрешения записи данных на первом управляющем входе, то его разряды, начиная со старшего, последовательно заполняются логическими единицами по мере поступления на его второй управляющий вход импульсов с выхода переполнения счетчика 9. Аналогичным образом работает и сдвиговый регистр 20. Однако в данном случае, несмотря на то, что на вход разрешения сдвига поступает с инверсного выхода триггера 23 сигнал разрешения записи, импульс с выхода переполнения счетчика 9 не поступает через элемент И 22 на тактовой вход сдвигового регистра 20, так как на третий вход элемента И 22 поступает уровень логического нуля с триггера 21 и записи информации в сдвиговый регистр 20 не происходит.

Так как и во втором старшем разряде индикатора 6 должна индицироваться цифра 0, блок сравнения 11 зафиксирует равенство кодовых комбинаций, поступающих синхронно с знакогенераторов 2 и 10 на его входы. Следовательно, триггер 12 снова не изменит своего состояния и с поступлением очередного импульса с выхода переполнения счетчика 9 на второй управляющий вход сдвигового регистра 13 в первые два старших разряда последнего запишутся логические единицы, а на его соответствующих входах будут присутствовать уровни логического нуля.

Если в очередном разряде панели 6 должна индицироваться цифра, отличная от ну- ля (первая значащая цифра один в рассматриваемом примере), первый знакогенератор 2 будет выдавать данные, отличающиеся от тех, которые выдает второй знакогенератор 10 и до момента появления импульса на выходе переполнения счетчика 9, блок сравнения 11 зафиксирует неравенство кодовых комбинаций, в результате чего на его выходе появится уровень логической единицы, который поступает на тактовый вход триггера 12 и переводит его в единичное состояние. С этого момента времени последующая запись данных в сдвиговый регистр 13 прекращается, срабатывания триггера 23 в данном случае не происходит, так как на его информационный вход поступает уровень логического нуля с выхода элемента И 27.

Затем осуществляется анализ индицируемого числа на наличие и местоположение запятой. После того, как счетчик 8 под

действием импульса, поступающего с выхода переполнения счетчика 9, перейдет в состояние, соответствующее четвертому разряду панели G, на выходе блока памяти 1 появляется сигнал логической единицы, свидетельствующий о наличии запятой в данном разряде индицируемого числа. Указанный сигнал логической единицы поступает на тактовые входы триггера 21 (триггера запятой) и регистра 25. При этом триггер 21 переходит в единичное состояние, а в регистр 25 записывается код состояния счетчика 8, соответствующий разряду панели 6, в котором индицируется запятая, другими словами - код местоположения за- пятой.

В дальнейшем счетчик 8 проходит все состояния, включая последнее N-e состояние (восьмое состояние для рассматриваемого частного примера). Когда счетчик 8, работая на сложение, достигает состояния 1111, на его выходе переноса появляется логический нуль. Затем, когда счетчик 8 из состояния 11,11 перейдет в состояние 0000 (первое состояние), на его выходе переноса снова возникает логическая единица. В момент перехода сигнала на выходе переноса счетчика 8 из логического нуля в логическую единицу запускается формирователь импульсов 18, на выходе которого появляется импульс, поступающий на первый управляющий вход счетчика 8 и на тактовый вход триггера 19. При этом по информационному входу в счетчик 8 записывается число N, код которого поступает со второго информаци- онного входа устройства. В данном случае счетчик 8 практически сразу же возвращается в предыдущее N-e состояние, соответствующее младшему разряду панели 6.

По заднему фронту импульса, выдавав- мого формирователем импульсов 18, срабатывает триггер 19, триггер 24 остается при этом в исходном нулевом состоянии, так как в момент появления переднего фронта импульса с выхода формирователя импульсов 18 на ei о тактовом входе на информационном входе триггера 24 присутствует уровень логического нуля, поступающий с выхода триггера 19. Сигнал логической единицы с выхода триггера 19 поступает на первый вход элемента И 22. При этом элемент И 22 разрешает прохождение импульсов с выхода переполнения счетчика 9 на второй управляющий вход сдвигового регистра 20.

Одновременно сигнал логической еди- ницы с выхода триггера 19 поступает на второй управляющий вход счетчика 8 и меняет направление его счета на противоположное (вычитание). С этого момента времени на обоих входах элемента И 27 и

соответственно на его выходе появляется уровень логической единицы, поступающий на информационный входтриггера 23 и подготавливающий его к срабатыванию.

Затем осуществляется анализ индицируемого числа на наличие незначащих нулей в младших разрядах. При этом счетчик 9 по-прежнему продолжает стробировать знакогенератор 2, на выходе которого последовательно появляются данные строк разрядов панели 6, а счетчик 8 проходит все свои состояния в обратном порядке, начиная с последнего N-ro состояния. В данном случае на выходе знакогенератора 10 снова последовательно и синхронно со знакогенератором 2 появляются данные строк, формирующие цифру 0. Указанные выше данные поступают на входы блока сравнения 11.

Поскольку в рассматриваемом примере число 0010, 5000 в трех младших разрядах содержит незначащие нули, то данные, выдаваемые знакогенератором 2 и соответствующие указанным разрядам панели 6, будут совпадать с данными, выдаваемыми знакогенератором 10. В результате этого описанным выше способом под действием импульсов, поступающих с выхода переполнения счетчика 9 через элемент И 22 на второй управляющий вход сдвигового регистра 20, в первые три разряда данного регистра запишутся логические единицы, а на его соответствующих инверсных выходах появляются логические нули.

Если в очередном младшем разряде панели 6 должна индицироваться цифра, отличная от нуля (для рассматриваемого примера цифра 5 в четвертом младшем разряде), знакогенератор 2 будет выдавать дан- ные, которые будут отличаться от тех, которые выдает второй знакогенератор 10, и до момента появления импульса на выходе переполнения счетчика 9 блок сравнения 11 зафиксирует неравенство кодовых комбинаций, в результате чего на его выходе появится уровень логической единицы, который поступает на тактовый вход триггера 23 и переводит его в единичное состояние. На инверсном выходе триггера 23 появляется логический нуль, запрещающий запись данных в сдвиговый регистр 20.

Затем счетчик 8 последовательно проходит остальные состояния. После того как счетчик 8, работая на вычитание, перейдет из первого состояния в N-e состояние, на его выходе переполнения снова появляется перепад логических уровней, запускающий формирователь импульсов 18. Импульс с выхода формирователя импульсов 18 поступает на первый управляющий вход счетчика 8

и тактовые входы триггеров 19 и 24. При этом подтверждается N-e состояние счетчика 8, триггер 19 продолжает оставаться в единичном состоянии и в это же состояние переходит триггер 24

С этого момента времени прекращается анализ числа на наличие незначащих нулей и осуществляется его непосредственная индикация на индикаторной пянели 6. В дальнейшем в течение всего цикла индикации состояния триггеров 19,21,23,24, а также сдвиговых регистров 13 и 20 не меняются Сигнал логической единицы с выхода триггера 24 поступает на информационный вход демультиплексора 15, а также разрешает по управляющему входу работу дешифратора 4 и, соответственно, блока 3 ключей по координате Y.

Счетчик 9 стробирует первый знакогенератор 2 и дешифратор 4 таким образом, что вначале появляется кодовая комбина ция первой строки, участвующей в отображении цифры, и соответственно, управляющее напряжение на первом выходе ключей первой группы, затем - кодовая комбинация второй строки этой же цифры и управляющее напряжение на втором выходе ключей и т.д.

С выхода счетчика 8 на вход демультиплексора 15 поступаетдвоичный код, определяющий появление сигнала логической единицы на одном из его выходов Причем синхронизация осуществляется таким образом, что, если с первого знакогенератора 2 выдаются данные для индикации цифры, например в первом разряде индикатора 6, то сигнал логической единицы появляется на первом выходе демультиплексора 15 и через соответствующий элемент группы элементов И 14 (если на его другом входе находится уровень логической единицы) поступает на управляющий вход ключа 5. соответствующего первому разряду панели 6. Для второго разряда панели 6 сигнал логической единицы появляется на втором выходе демультиплексора 15 и т.д. Отметим что счетчик 8 в дальнейшем в течение всего цикла индикации работает на вычитание

Если индицируемое число содержит в себе незначащие нули, то на выходах сдвиговых регистров 13 и 20. соответствующих тем разрядам индицируемого числа, в которых содержатся незначащие цифры, а также выходах соответствующих элементов И 28 будут присутствовать уровни логического нуля.

Таким образом, предлагаемое устройство в отличие от прототипа позволяет индицировать не только целые, но и любые дробные десятичные числа, а также осуществлять гашение незначащих нулей в их старших и младших разрядах

Формула изобретения Устройство для индикации, содержащее

блок памяти информационный и управляющий входы которого являются соответственно первым инфор ма ц ионным и управляющим входами устройства, выходы блока памяти подключены к адресным вхо0 дам первой группы первого знакогенератора, адресные входы второй группы которого соединены с информационными выходами первого счегчика. с адресным входом второго знакогенератора и с информационным

5 входом дешифратора иыходы которого соединены с входами ключей первой группы, выходы которых соединены с горизонтальными шинами матричной индикаторной панели, вертикальные шины которой

0 подключены к выходам ключей второй группы, управляющие входы которых подключены к выходам элементов 11 первой группы,а информационные РХОДЫ соединены с выходами первого знакогенератора и с первым

5 информационным входом блока сравнения, второй информационный вход которого подключен к выходу второго знакогенератора, а выход подключен с тактовым входом первого триггера установочный вход кото0 рого соединен с установочным входом первого регистра сдвига, иход разрешения сдвига которого подключен к выходу первого триггера., а выход подключен к первому входу первого элемента И первой группы,

5 вторые входы элементов 11 первой группы подключены к выходам демультиплексора, информационный вход которого подключен к информационному выходу второго счетчика, тактовый вход которого подключен к вы0 ходу переполнения первого счетчика, тактовый вход которого подклюен к выходу управляемого генератора импульсов, управляющий вход первого демультиплексора со- единен с управляющим входом

5 дешифратора, отличающееся тем, что, с целью расширения области применения устройства за счет обеспечения возможности индикации десятичных чисел с гашением незначащих нулей в старших и младших

0 разрядах, в него введены четыре триггера, регистр, два элемента И, элементы ИЛИ, вторая группа элементов И, второй регистр сдвига, второй демультиплексор и формирователь импульсов, вход которого подключен

5 к выходу переполнения второго счетчика, а выход подключен к управляющему входу второго счетчика и к тактовым входам соответственно второго и четвертого триггеров, установочные входы которых соединены с установочными входами третьего и пятого

триггеров, первого и второго счетчиков, второго регистра сдвига с управляющим входом коммутатора и с управляющим входом блока памяти, один из выходов которого подключен к тактовым входам третьего триггера и регистра, информационный вход которого подключен к информационному выходу второго счетчика и к первому информационному входу коммутатора, второй информационный вход которого является адресным входом устройства, выход коммутатора подключен к адресному входу блока памяти, выход второго триггера подключен к счетному входу второго счетчика, к информационному входу четвертого триггера, первым входам первого и второго элементов И, вторые входы которых соединены с выходом третьего триггера и с управляющим входом второго демультипл ексора, информационный вход которого подключен к выходу регистра, а выходы соединены с первыми входами элементов ИЛИ, выходы которых подключены к первым входам

элементов И первой группы, кроме первого, вторые входы элементов ИЛИ, кроме последнего, подключены к выходам элементов И второй группы, первые входы которых

подключены к выходам группы первого регистра группы, а вторые входы подключены к выходам группы второго регистра сдвига, второй вход последнего элемента ИЛИ подключен к выходу второго регистра, вход разрешения сдвига которого подключен к выходу пятого триггера, информационный вход которого подключен к выходу первого элемента И, а тактовый вход подключен к выходу блока сравнения, тактовый вход второго регистра сдвига подключен к выходу второго элемента И, третий вход которого подключен к выходу переполнения первого счетчика, выход четвертого триггера соединен с управляющим входом первого демультиплексора, информационный вход второго счетчика является вторым информационным входом устройства.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах отображения информации на матричных индикаторных панелях. Цель изобретения - расширение области применения устройства за счет обеспечения возможности индикации десятичных чисел с гашением незначащих нулей в их старших и младших разрядах. Поставленная цель достигается тем, что в устройство, содержащее блок памяти 1, знакогенераторы 2 и 10, генератор импульсов 7, счетчики 8 и 9, блок сравнения 11, триггер 12, регистр сдвига 13, демультиплексор 15, элементы И 14 первой группы, дешифратор 4, ключи 3, 5 первой и второй групп, матричную индикаторную панель 6, введены триггеры 19, 21, 23 и 24, регистр 25, элементы И 27 и 22, элементы ИЛИ 16, регистр сдвига 20, коммутатор 29, элементы И 28 второй группы, формирователь импульсов 18, что обеспечивает анализ индицируемого числа на наличие запятой и незначащих нулей. 1 ил.