Блок подавления незначащих нулей для устройств индикации Советский патент 1989 года по МПК G09G3/04 

(Л

10

15

20

25

31525729

I Изобретение относится к автоматике и вычислительной технике и может ыть использовано для индикации и от- ((;чета измеряемых параметров в цифро- йых измерительных приборах.

Цель изобретения упрощение и ло- йьшшние надежности блока, : На чертеже представлена схема устройства для индикации с блоком подавления незначащих нулей.

На чертеже показаны двоично-десятичные счетчики 1, дешифраторы 2, ин- ликаторы 3, счетный вход счетчика А младшей декады, вход 5 сброса. Блок подавления незначащих нулей содержит :лемент ИЛИ-НЕ 6, элемент И-НЕ 7, элемент И 8, триггер 9, первый синх- 10ВХОД 10, регистр 11 сдвига, шину 12 Логическая 1, второй синхровход 13, первый 14 и второй 15 информационные I ходы блока.

I Устройство работает следующим образом.

Импульсом по входу 5 сброса счетчики 1 сброшены в О, триггер 9 на- з:одится в нулевом состоянии, на выходах регистра 11 сдвига - единичный логический потенциал. Информационные импульсы поступают по счетному входу

и их количество подсчитывается четчиками 1, в счетчиках зафиксиро-, ан результат Nj(,

Если незначащих нулей нет, то в счетчика старшей декады хотя бы один ;зазряд не нулевой и сигнал Лог, О с выхода элемента ИЯИ-НЕ 6 через элемент И 8 поступает на инверсный вход i:6poca триггера 9, Сигнал запрета счета, поступающий по синхровходу 3 на синхровход триггера 9,- не может Изменить его состояние, Индикаторь |1ндицируют результат измерения N, I Пусть результат измерения N со- | ;ержит m незначащих нулей (). Тог- 45 да на выходе элемента ШШ-НЕ 6 - Лог,1, на выходе элемента И-НЕ 7 - Лог, 1 (два старших разряда двоично-десятичного кода не могут быть одновременно равны 1), триггер разблокирован по входу сброса, и сигнал запрета счета, поступающий по синх- ipoвxoдy 13 на синхровход триггера 19, переводит его в единичное состояние, вследствие чего под действием выходных импульсов на синхровходе 10 в младший разряд регистра 1 сдвига с инверсного выхода трихтера 9 записьшастся Лог, О, Этим сигиалои

30

35

40

50

55

тр то то да гу чи ши В ше в на пе ци в пи с ме вх св та та Вы ст це ко но

пр га в зь цы яв пр ру кр ин ме ос

чи ци ст ст

Ф

дл ре ля о с но эл ко он не

5

0

5

5

0

5

0

0

5

триггер 9 возвращается в исходное состояние (обеспечивается формирование только одного бегущего нуля на выходах регистра 11), Под действием бе- нуля происходит запись в счетчике старших декад содержимого младших дека, (сдвиг информации ) и кода Все едики1Ц11 в счетчик самой младшей декады. Одновременно с записью в счетчик самой младшей декады сигналом на входе установки триггер 9 переводится в единичное состояние и цикл повторяется m раз. После этого в счетчике старшей декады будет записан ненулевой код и сигнал Лог,0 с выхода элемента ИЛИ-НЕ 6 через элемент И 8 заблокирует триггер 9 по входу сброса. На индикаторах будут светиться все значащие цифры результата измерения, а в младших знакоместах табло индикаторов будут погашены. Выбрав частоту на синхровходе 10 достаточно большой, можно сделать процесс преобразования в безызбыточный код незаметным для глаз и значительно короче времени индикации,

При нулевом результате измерения происходит аналогичный процесс сдвига информации (п-1 раз). При этом в счетчике предпоследней декады ока- зьшается записанным код Все единицы и на выходе элемента И-НЕ 7 появляется сигнал Лог, О, который проходит через элемент И 8 и блокирует триггер 9 по входу сброса, прекращая таким образом дальнейший сдвиг информации. При этом в первом знакоместе индикатора индицируется нуль, остальные индикаторы погашены.

Таким образом, устройство обеспечивает индикацию только значащих цифр, за счет чего повьппается качество И1здикации, надежность и удобство отсчета.

Формула изобретения

Блок подавления незначащих нулей для устройств индикации, содержащий регистр сдвига, выходы которого являются выходами блока, элемент И, отличающийся тем, что, с целью упрощения и повышения надежности блока, он содержит триггер, элемент ИПИ-НЕ,- элемент И-НЕ, входы которого являются первыми информационными входами блока, а выход соединен с первым входом элемента И, вто515257296

рой вход которого подключен к выходушине Логическая I, а тактовый вход

элемента ИЛИ-НЕ, входы которого яв-является первым синхровходом блока,

ляются вторым информационным входомвход Установка в 1 триггера соедиблока, третий вход элемента И соеди-нен с выходом старшего разряда регинен с выходом младшего разряда реги-стра сдвига, инверсный выход триггера

стра сдвига, а выход подключен к вхо-соединен с информационным входом реду Установка в О триггера, информа-гистра сдвига, тактовый вход которого

ционный вход которого подключен кявляется вторым синхровходом блока.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых измерительных приборах. Цель изобретения - упрощение и повышение надежности. Поставленная цель достигается тем, что блок, содержащий регистр сдвига 11, элемент И8, дополнительно содержит элемент ИЛИ-НЕ 6, элемент И-НЕ 7, триггер 9, что позволяет осуществлять сдвиг значащей и гашение избыточной информации. Ил. 1.