Реверсивный распределитель импульсов для управления шаговым двигателем Советский патент 1991 года по МПК H02P8/00 

Изобретение относится к управлению электрическими машинами и может быть использовано при создании высокоадаптивного дискретного электропривода на базе трех, четырех, пяти и шестифазных шаговых двигателей.

Цель изобретения состоит в расширении эксплуатационных возможностей путем увеличения числа режимов коммутации.

На чертеже представлена функциональная схема реверсивного распределителя импульсов для управления шаговым двигателем.

Реверсивный распределитель импульсов для управления шаговым двигателем содержит двоичный счетчик 1, связанный

тактовым входом (С), входами резрешения счета (V) и задания направления счета (±1) соответственно с тактовой шиной 2, шинами управления 3 и реверса 4, первую 5 и вторую 6 шины выбора шагового двигателя (ШД), первую 7, вторую 8, третью 9 и четвертую 10 шины выбора тактности коммутации, подключенные к первым входам соответственно первого 11, второго 12, третьего 13 и четвертого 14 элементов И-НЕ, первый 15 и второй 16 элементы ИЛИ, инвертор 17, первый 18 и второй 19 мультиплексоры и постоянное запоминающее устройство (ПЗУ) 20, первый и второй выходы которого подключены к первым входам соответственно первого 15 и второго 16 элементов ИЛИ, вторые

О

VI VI

00

Јь

ho

входы которых соединены с выходами первого 18 и второго 19 мультиплексоров, а выходы используются соответственно в качестве первого и второго выходов распределителя, третьим, четвертым, пятым и шестым выходами которого являются соответствующие выходы ПЗУ 20, разрешающий вход которого (/J соединен с шиной 21 включения шагового двигателя, первый адресный вход подключен к выходу первого элемента И-НЕ 11, второй вход которого связан с выходом второго элемента И-НЕ 12, второй вход которого подключен к выходу первого разряда двоичного счетчика 1, выходы второго, третьего и четвертого разрядов которого соединены соответственно с вторым, третьим и четвертым адресными входами ПЗУ 20, пятый адресный вход которого подключен к выходу третьего элемента И-НЕ 13, второй вход которого соединен с выходом четвертого элемента И-НЕ 14, связанного своим вторым входом с выходом первого разряда двоичного счетчика 1, первый информационный вход которого подключен к шине высокого потенциала, второй информационный вход объединен с первыми (младшими) адресными входами первого 18, второго 19 мультиплексоров и соединен с первой шиной 5 выбора ШД, третий информационный вход связан с выходом инвертора 17, вход которого подключен к второй шине 6 выбора ШД и обьединен с четвертым информационным входом двоичного счетчика 1 и вторыми (старшими) адресными входами первого 18 и второго 19 мультиплексоров, первый, второй, третий и четвертый информационные входы первого мультиплексора 18 подключены соответственно к четвертому, пятому, шестому и седьмому выходам ПЗУ 20, первый и четвертый информационные входы второго мультиплексора 19 в случае использования в качестве ПЗУ 20 микросхемы с низким активным уровнем выходного сигнала соединены с шиной высокого потенциала, т.е. на эти входы подан уровень логической единицы, второй и третий информационные входы второго мультиплексора 19 подключены соответственно к шестому и седьмому выходам ПЗУ 20.

Реверсивный распределитель импульсов для управления шаговым двигателем работает следующим образом.

Тип используемого в шаговом электроприводе двигателя и соответствующий ему модуль счета двоичного счетчика 1 задается сочетанием двух потенциальных сигналов, подаваемых на первую 5 и вторую б шины выбора ШД. С учетом логической единицы на первом информационном входе двоичного счетчика 1 и инверсии сигнала, поступающего на третий информационный вход счетчика 1 с второй шины 6 выбора ШД через инвертор 17, на информационныхвходах Di, D2, DA, Ds счетчика формируется двоичный код, соответствующий заданному модулю счета.

При подаче на шину 3 управления потенциального сигнала разрешения счета

0 двоичный счетчик 1 начинает отсчитывать поступающие на его счетный вход тактовые импульсы, работая в зависимости от уровня потенциального сигнала на шине 4 реверса в режиме сложения или вычитания. На раз5 рядных выходах двоичного счетчика 1 формируется при этом двоичный адресный код, поступающий на адресные входы ПЗУ 20, причем сигнал с выхода первого разряда счетчика 1 может проходить на первый или

0 пятый адресные входы ПЗУ 20 только в том случае, когда на первые входы первого 11 и второго 12 элементов И-НЕ (т.е. на первую и вторую 8 шины выбора тактности коммутации) или на первые входы третьего 13 и

5 четвертого 14 элементов И-НЕ (т.е. на третью 9 и четвертую 10 шины выбора тактности коммутации) будут поданы разрешающие сигналы высокого уровня (логические единицы). В каждом из таких случаев при

0 подаче разрешающего сигнала низкого уровня на шину 21 включения ШД, т.е. на разрешающий вход ПЗУ 20, считывание записанной в ПЗУ информации происходит по каждому тактовому импульсу и тем самым

5 реализуются несимметричные режимы коммутации. В остальных случаях как на первом, так и на пятом адресных входах ПЗУ 20 постоянно поддерживается сигнал высокого или низкого уровня, т.е. логическая еди0 ница или логический нуль, вследствие чего записанная в ПЗУ 20 информация считывается по каждому нечетному или каждому четному тактовому импульсу, что обеспечивает реализацию симметричных режимов

5 коммутации. Вариант соответствующей прошивки ПЗУ 20. в качестве которого используется одна микросхема К 155 РЕЗ (ПЗУ с организацией 32x8 бит и однократным электрическим программированием) приведен в

0 табл. 1.

Сигналы на первом и втором выходах распределителя, т.е. на выходах первого 15 и второго 16 элементов ИЛИ, обеспечивающих сложение по ИЛИ сигналов низкого

5 уровня, формируются при работе распределителя из сигналов на первом и втором выходах ПЗУ 20 и выходных сигналов первого 18 и второго 19 мультиплексоров, Соответственно сочетанию потенциальных сигналов на адресных входах мультиплексоров 18

и 19, т.е. сигналов на первой 5 и второй 6 шинах выбора ШД, посредством которых одновременно задается и модуль счета двоичного счетчика 1, на выходы первого 18 и второго 19 мультиплексоров пропускаются один из выходных сигналов ПЗУ 20 и сигнал логической единицы либо сигналы, снимав- мые с двух соответствующих выходов ПЗУ 20. Зависимость модуля счета двоичного счетчика 1 от потенциальных сигналов на шинах 5 и 6 выбора ШД, выбираемый при этом тип ШД и режимы коммутации, реализуемые для выбранного ШД в зависимости от потенциальных сигналов на шинах 7-10 выбора тактности коммутации для случая прямого счета, представлены в табл. 2.

При изменении уровня потенциального сигнала на шине 4 реверса адресный код, формируемый двоичным счетчиком f, меняется в обратной последовательности, обес- печивая считывание записанной в ПЗУ 20 информации в обратной последовательности, что приводит к реверсу шагового двигателя и его вращению в противоположном направлении. Фиксированная стоянка ша- гового двигателя при необходимости обеспечивается путем подачи потенциального сигнала запрета счета на шину 3 управления распределителя. Если в данном режиме на шину 21 включения ШД подать запрещаю- щий сигнал высокого уровня, то на всех выходах ПЗУ 20 независимо от состояния адресных входов появятся сигналы одинакового (высокого) уровня, что обуславливает появление таких же сигналов на всех выхо- дах распределителя, обеспечивающее обе- сточивание обмоток шагового двигателя с сохранением в счетчике информации о состоянии распределителя.

Таким образом, данный распредели- тель импульсов для управления шаговым двигателем обладает более широкими в сравнении с известными техническими решениями эксплуатационными возможностями. Общее количество режимов коммутации шаговых двигателей, реализуемых посредством предлагаемого распределителя, равно 20, что более чем на 40% превышает число режимов, обеспечиваемых прототипом, Для наиболее распростра- ненного четырехфазного шагового двигателя предлагаемый распределитель обеспечивает все возможные режимы четырех- и восьмитактной коммутации обмоток,

Формулаизобретения

Реверсивный распределитель импульсов для управления шаговым двигателем, содержащий первую и вторую шины выбора шагового двигателя, первую и вторую шины

выбора тактности коммутации, двоичный счетчик, связанный тактовым входом, входами разрешения счета и задания направления счета соответственно с тактовой шиной , шинами управления и реверса, инвертор, первый и второй элементы И-НЕ, постоянное запоминающее устройство, первый мультиплексор и первый элемент ИЛИ, первый вход которого подключен к первому выходу постоянного запоминающего устройства, разрешающий вход которого соединен с шиной включения шагового двигателя, первый адресный вход подключен к выходу первого элемента И-НЕ, первый вход которого связан с первой шиной выбора тактности коммутации, второй вход соединен с выходом второго элемента И- НЕ, первый вход которого подключен к второй шине выбора тактности коммутации, второй вход соединен с выходом первого разряда двоичного счетчика, выходы второго, третьего и четвертого разрядов которого связаны соответственно с вторым, третьим и четвертым адресными входами постоянного запоминающего устройства, первый информационный вход двоичного счетчика подключен к шине высокого потенциала, второй информационный вход объединен с первым адресным входом первого мультиплексора и соединен с первой шиной выбора шагового двигателя, третий информационный вход связан с выходом инвертора, вход которого подключен к второй шине выбора шагового двигателя и объединен с четвертым информационным входом двоичного счетчика и вторым адресным входом первого мультиплексора, выход которого связан с вторым входом первого элемента ИЛИ, а первый, второй и третий информационные входы соединены соответственно с четвертым, пятым и шестым выходами постоянного запоминающего устройства, отличающийся тем, что, с целью расширения эксплуатационных возможностей путем увеличения числа режимов коммутации, в него введены третья и четвертая шины выбора тактности коммутации, третий и четвертый элементы И-НЕ, второй мультиплексор и второй элемент ИЛИ, первый вход которого подключен к второму выходу постоянного запоминающего устройства, второй вход соединен с выходом второго мультиплексора, адресные входы которого объединены с соответствующими адресными входами первого мультиплексора, первый и четвертый информационные входы подключены к шине высокого потенциала, второй информационный вход объединен с третьим информационным входом первого мультиплексора, четвертый информационный вход которого объединен с третьим информационным входом второго мультиплексора и подлкючен к седьмому выходу постоянного запоминающего устройства, пятый адресный вход которого соединен с выходом третьего элемента И-НЕ, первый вход которого связан с третьей шиной выбора тактно- сти коммутации, второй вход соединен с выходом четвертого элемента И-НЕ, первый вход которого подключен к четвертой шине выбора тактности коммутации, а второй вход объединен с вторым входом второго элемента И-НЕ.

Изобретение относится к электротехнике и может быть использовано при создании высокоадаптивного дискретного электропривода на базе трех-, четырех-, пяти- и шестифазных шаговых двигателей. Цель изобретения состоит в расширении эксплуатационных возможностей путем увеличения числа режимов коммутации. Распределитель содержит тактовую шину 2, шины управления 3, реверса 4, включения 21 шагового двигателя, четыре шины 7-10 выбора тактности коммутации, две шины 5, 6 выбора шагового двигателя (ШД), двоичный счетик 1, четыре элемента И-НЕ 11-14, постоянное запоминающее устройство (ПЗУ) 20, два элемента ИЛ И 15, 16. два мультиплексора 18, 19 и инвертор 17. В соответствии с информацией на входных шинах из ПЗУ 20 выбираются кодовые комбинации согласно заданному режиму коммутации обмоток выбранного ШД Расширение эксплуатационных возможностей достигается благодаря дополнительному обеспечению шести режимов коммутации ШД при общем количестве режимов, равном 20. 1 ил. g

Примечание. О

X

обмотка ШД включена; 1 любое состояние.

Т а б л и ц а 1

- обмотка ШД обесточена;

Примечание. Х- пюбое состояние (уровень логической единицы или нуля)

Таблица 2

Трехфазный ШД

2 Такт

3 Упраблещ f

t/

с э ffl О- f

4 Реверс

Ю

н

/Jo-1

$Йы6ор Г

21 включение Ш&

1.Ф2.Ф ЗФ

4Ф

К

ШЛ

18

19