Реверсивный распределитель импульсов для управления шаговым двигателем Советский патент 1990 года по МПК H02P8/00 H02P8/20 

01101 1 1 00X01 1 1 01001 1 1

1 110101 10X0101 1 100101

1011 101

1

100X1011 10101011

Четырехфазный ШД:

0-7 Восьмитактная коммутация 1-12-2-23-3-34-4-41

1-7 Четырехтактная коммутация 12-23-34-41

0-6 Четырехтактная коммутация 1-2-3-4

Трехфазный ШД:

8-13 Шеститактная коммутация

1-12-2-23-3-31

9-13 Трехтактная коммутация

12-23-31

8-12 Трехтактная коммутация

1-2-3

Шеетифазный ШД:

16-27 Двенадцатитактная коммутация 12-123-23-234- 34-345-45-456-56-561- 61-612

17-27 Шеститактная коммутация

123-234-345-456-561-612

16-26 Шеститактная коммутация 12-23-34-45-56-61

Изобретение относится к электротехнике и может быть использовано в дискретном многорежимном электроприводе. Цель изобретения состоит в повышении надежности путем исключения сбоев при ошибочных сочетаниях входных сигналов. Распределитель содержит тактовую шину 6, шины управления 7, реверса 8, включения 13 шагового двигателя, две шины 9, 10 выбора тактности и две шины 11, 12 выбора режима коммутации, двоичный счетчик, постоянное запоминающее устройство 4, два элемента И-НЕ 2, 3, два инвертора 14, 15, элемент И 16 и элемент ИЛИ 5. Повышение надежности достигается благодаря обеспечению с помощью введенных инверторов и элемента И однозначного соответствия между потенциальными сигналами на шинах выбора режима коммутации и информацией, подаваемой на информационные входы двоичного счетчика. 1 ил.

Примечание: X - любое состояние.

Как модуль счета двоичного счетчика 1, так и адресное поле ПЗУ 4 (за исключением первого разряда адресного кода) задаются соответственно . типу ШД всего лишь двумя потенциальными сигналами на шинах 11 и 12 выбора режима коммутации. Тактность коммутации определяется дополнительно уровнями потенциальных сигналов на шинах 9 и 10.

При изменении уровня потенциального сигнала на шине 8 реверса адресные коды меняются в обратной последовательности, обеспечивая считывание записанной в ПЗУ информации а обратном порядке и тем самым отработку реверса и вращение шагового

двигателя в противоположном направлении.

При подаче потенциального сигнала запрета счета на шину 7 управления двоичный счетчик 1 останавливается с сохранением информации, благодаря чему обеспечивается фиксиро- ванная стоянка шагового двигателя. Если в данном на шину 13 включения шагового двигателя подать за-; прешающий сигнал высокого уровня, то на всех выходах ПЗУ 4 независимо от состояния адресных входов появятся сигналы одинакового (высокого) уровня, обеспечивающие обесточиваьие обмоток шагового двигателя с сохранением информации о состоянии распределителя. Этот режим эффективен при необходимости продолжительных остановок шагового двигателя в процессе работы без потери информации.

Таким образом, предлагаемый реверсивный распределитель импульсов для управления шаговым двигателем в сравнении с известным обладает более высокой надежностью, обеспечивая однозначное соответствие между потенциальными сигналами на шинах выбора режима коммутации и информацией, подаваемой на информационные входы двоичного счетчика, исключая тем самым некорректные сочетания входных сигналов, которые могли стать причиной сбойных ситуаций в известном.

Формул а изобретения

Реверсивный распределитель импульсов для управления шаговым двигателем, содержит тактовую шину, шины управления и р еверса, первую и вторую шины выбора режима коммутации, шину включения шагового двигателя, двоичный счетчик, постоянное запоминающее устройство, элемент ИЛИ, первый и второй элементы И-НЕ, первые входы которых соединены соответственно с первой и второй шинами выбора тактности коммутации, второй вход первого элемента И-НЕ подключе к выходу первого разряда двоичного счетчика, тактовый вход, входы раз- решения счета и задания направления счета которого соединены соответственно с тактовой шиной, шинами упраления и реверса, выход первого элемента И-НЕ связан с вторым входом второго элемента И-НЕ, выход которого соединен с первым адресным входом постоянного запоминающего устройства, второй и третий адресные входы которого подключены соответственно к выходам второго и третьего разряД°в двоичного счетчика, выход вертого разряда которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к первой ши-; не выбора режима коммутации, выход

связан с четвертым адресным входом постоянного запоминающего устройст- ва, пятый адресный вход которого соединен с второй шиной выбора режима коммутации, разрешающий вход

подключен к шине включения шагового двигателя, отличающийся тем, что, с целью повышения надежности путем исключения сбоев при ошибочных сочетаниях входных сигналов,

введены первый и второй инверторы и элемент И, выход которого подключен к четвертому информационному входу двоичного счетчика, первый вход подключен к второй шине выбора

режима коммутации и объединен с входом второго инвертора, выход которого соединен с третьим информационным входом двоичного счетчика, второй информационный вход которого объединен с вторым входом элемента И и через первый инвертор подключен к первой шине выбора режима коммутации, а первый информационный вход соединен с шиной высокого потенциала.