Устройство для измерения частоты электрического сигнала Советский патент 1991 года по МПК G01R23/10 

&

Изобретение относится к электроради- оизмерениям и может быть использовано для автоматической обработки сигналов частотных первичных преобразователей, а также изменения частоты сигналов на примыкающих временных интервалах. Целью изобретения является повышение точности и надежности измерений. Устоойство содержит триггер 1, элемент И 2, формирователь 3 управляющих импульсов, триггер 4 управления, триггер 5, элементы И 6 и 7, счетчик 8 числа периодов, счетчик 9 длительности периода, регистр 10 памяти и делитель 11. Устройство обеспечивает высокую точность и надежность измерений путем исключения потерь импульсов измеряемого сигнала и синхронности работы входящих в него блоков. 2 ил.

Выход

О- О

4

О О

Изобретение относится к электроради- оизмерениям и может быть использовано для автоматической обработки сигналов частотных первичных преобразователей, а также изменения частоты сигналов на примыкающих временных интервалах.

Цель изобретения - повышение точности и надежности измерений.

На фиг,1 представлена структурная схема устройства; на фиг.2 - временные диаграммы, поясняющие его работу.

Устройство для измерений частоты электрического сигнала содержит триггер 1, элемент И 2, формирователь 3 управляющих импульсов, триггер 4 управления, триггер 5, элементы И 5,7, счетчик 8 числа периодов, счетчик 9 длительности периода, регистр 10 памяти и делитель 11.

Информационный вход триггера 1 является входом устройства, а выход-через последовательно включенные триггер 5, счетчик 8 числа периодов, регистр 10 подключен к первому входу делителя 11, выход которого является выходом устройства. Выход триггера 1 через элемент И 7 подключен к входу сброса триггера 4 управления, выход которого через последовательно включенные элемент И 6 и счетчик 9 длительности периода соединен с вторым входом делителя 11 .Первый вход формирователя 3 объединен с входом интервала измерения устройства, входом установки триггера 4 управления, синхровходом дели- теля 11 и входом сброса счетчика 9 длительности периода, второй вход объединен с входом эталонной частоты устройства, тактовым входом триггера 1, первым входом элемента И 2 и вторым входом элемента И 6, а первый, второй и третий выходы формирователя 3 соединены соответственно с рым входом элемента И 2, синхровхедом регистра 10 памяти и входом сброса счетчика 8 числа периодов. Тактовый вход TOMS re- pa 5 подключен к выходу элемента И 2, а инверсный выход соединен с вторым входом элемента И 7,

Устройство работает следующим образом.

На его вход поступают импульсы измеряемой частоты fx, длительность которых равна половине периода частоты fx.

Инициация работы устройства осуществляется импульсами Т0 начала интервала измерения,синхронизированными импульсами эталонной частоты ft, которые имеют длительность, равную длительности импульса эталонной частоты, и период повтоjренмя, равный Т0 К0 Т, где т--г

длительность периода эталонной частоты; Ко - заданное число импульсов эталонной частоты.

Появление очередного импульса Т0 начала интервала измерения приводит по спаду импульса к установке триггера 4 в единицу (режим разрешения определения длительности части периода измеряемой частоты) и установке Б нуль счетчика 9. Од0 повременно по спаду импульса Т0 формирователь 3 выставляет на выход Запрет нулевой уровень (режим запрещения про- хождения импульсов эталонной частоты ft на тактовый вход триггера 5). Время выстав5 ления нулевого уровня (сигнала Запрет) taanp соответствует условию: „ 1

3 г t

запр

-Тх

(1)

где Txrnin - минимальный период измеряемой

частоты.

Импульсы измеряемой частоты fx проходят через последовательно соединенные триггеры 1 и 5, образующие регистр сдвига, и поступают на счетный вход счетчика 8. С

помощью триггера 1 производится непрерывная синхронизация измеряемой частоты тх эталонной частоты ft. Триггер 5 разрешает изменение потенциала на своем выходе лишь при отсутствии сигнала Запрет. Изменение информации на выходах триггеров 1 и 5 происходит по фронту импульсов эталонной частоты ft. Импульсы, поступившие на счетный вход счетчика 8, подсчитываются и на его выходах выставляется код, соответствующий числу импульсов измеряемой частоты fx, прошедших через последовательно соединенные триггеры 1 и 5 до момента выдачи сигнала Запрет формирователем 3. В течение времени выдачи

сигнала Запрет формирователь 3 вырабатывает последовательно два управляющих импульса, синхронизированные импульсами эталонной частоты ft: ППМ и C5PN, По импульсу ППМ, поступающему на синхровход регистра 10, последний запоминает состояние счетчмка 8, а по импульсу CBPN, поступающему на вход сброса счетчика 8, происходит обнуление поспед- него. По окончании выдачи сигнала Запрет формирователем 3 счетчик 8 начинает подсчет импульсов измеряемой частоты fx в следующем интервале измерений и к концу интеррала измерений в нем Формируется код N, равный числу импульсов измеряемой

частоты fx. попевших в данный интервал м мерзния. Непременным условием работы устройства, исключающим потерю импульса измеряемой частоты и грубую ошибку в измерении, является выполнение условия (1). К тому же, импульс начала интервала

измерений Т0 инициирует делитель 11 для считывания с временной задержкой информации с регистра 10 и счетчика 9,

Сигнал разрешения, выработанный триггером 4, открывает элемент И 6 для прохождения импульсов эталонной частоты ft на счетчик 9, который производит подсчет этих импульсов. Первый после прохождения спада импульса Т0 импульс, поступающий с выхода элемента И 7 на вход сброса триггера 4, своим уровнем переводит последний в нуль, При этом сигнал разрешения с выхода триггера 4 снимается, что запрещает прохождение импульсов эталонной частоты ft через элемент И 6 на счетчик 9. Остальные импульсы, поступающие с выхода элемента И 7, лишь подтверждают установку триггера 4 в нуль. Установка триггера 4 в нуль происходит по уровню импульса, поступающего с выхода элемента И 7, а в единицу - по спаду импульса Т0 исключает возможность сбоя устройства.

Таким образом, в счетчике 9 формируется код п, соответствующий числу импульсов эталонной частоты ft, уложившихся на разрешающем сигнале Q, равном длительности части первого периода измеряемой частоты, попавшей в эталонный интервал. Сформированный код хранится в счетчике 9 до начала следующего интервала измерения.

Делитель 11, получив запрос на считывание информации и выждав время, не менее максимальной длительности периода измеряемой частоты, производит опрос ре- гистра 10 и счетчика 9 и рассчитывает значение частоты на i-м интервале измерения по выражению

J

Тх

Ni

К0- ni-1 +щ

ft,

где fx - частота измеряемого сигнала;

Тх - длительность периода измеряемого сигнала;45

NS - число импульсов измеряемого сигнала, попавших в данный интервал измерения;

пы - число импульсов эталонной частоты, уложившихся на разрешающем сигнале 50 Q предыдущего интервала измерения;

5 101520

2530

35

40

45

50

ni - число импульсов эталонной частоты, уложившихся на разрешающем сигнале Q данного интервала измерения;

ft - эталонная частота.

Таким образом, предложенное устройство по сравнению с известным обеспечивает более высокие точность и надежность измерений за счет исключения потерь импульсов измеряемого сигнала и синхронности работы входящих в него блоков.

Формула изобретения

Устройство для измерения частоты электрического сигнала, содержащее последовательно соединенные счетчик числа периодов, регистр памяти, делитель, выход которого является выходом устройства, последовательно соединенные триггер управления, первый элемент И и счетчик длительности периода, выход которого подключен к второму входу делителя, причем вход интервала измерения устройства объединен с синхровходом делителч, входом сброса счетчика длительности периода и входом установки триггера управления, а вход эталонной частоты устройства подключен к второму входу первого элемента И. о т- личающееся тем, что, с целью повышения точности и надежности измерений, в него дополнительно введены первый и второй триггеры, второй и третий элементы И и формирователь управляющих импульсов, первый вход которого соединен с входом интервала измерения устройства, второй вход объединен с входом эталонной частоты устройства, тактовым входом первого триггера и первым входом второго элемента И, а первый, второй и третий выходы формирователя управляющих импульсов подключены соответственно к второму входу второго элемента И, синхровходу регистра памяти и входу сброса счетчика числе периодов, причем информационный вход первого триггера является входом устройства, а выход объединен с первым входом третьего элемента И, информационным входом второго триггера, тактовый вход которого подключен к выходу второго элемента И, выход - к счетному входу счетчика числа периодов, а инверсный выход- к второму входу третьего элемента И, вход сброса триггера управления соединен с выходом третьего элемента И.