Цифроаналоговая следящая система Советский патент 1991 года по МПК G05B11/01 

Uon

СП

00

а

Изобретение относится к системам автоматического регулирования и может быть использовано при проектировании цифроаналоговых следящих систем и приборов автоматики. Цель изобретения - повышение точности работы при низкой частоте смены управляющей информации. Поставленная цель достигается тем, что введение блока 5 .выработки приращения ступеньки за такт, дифференциального усилителя 6, сумматора 7 шести ключей 22, 23, 26- 29, двух запоминающих конденсаторов 24, 25, резистора фильтра 19, зарядного резистора 21, блока 31 выделения первого тактового интервала и блока 32 определения знака задаваемой скорости позволяет повысить точность за счет компенсации ступенчатости характеристики управляющего сигнала на выходе преобразователя цифра-аналог точного отсчета. 5 ил. Uon (Л

Фиг 7

-(lank Uonft

31

Изобретение относится к системам автоматического регулирования и может быть использовано при проектировании цийроаналоговых следящих систем и приборов автоматики.

Цель изобретения - повышение точности работы системы при низкой час- тоге смены управляющей информации.

На фиг. 1 представлена блок-схема Мифроаналоговой следящей системы; на |Ьиг.2 и 3 - временные диаграммы сиголов, поясняющие работу устройства; -ia фиг. 4 и 5 примеры практической реализации блока выработки приращени ступеньки за такт, блока выделения первого тактового интервала, блока определения знака задаваемой скорост

Предлагаемая цифроаналоговая следящая система сод ержит входной регистр 1 кода заданного углового поло )(ения, имеющий выход тактовой иасто- |гы и выходы разрезов параллельного kofla, преобразователи цифра-аналог Грубого 2 и точного 3 отсчетов, кор- Ьектор 4 кода точного отсчета; блок J5 выработки приращения ступеньки за taKT,дифференциальный усилитель 6с коэффициентом усиления К J

J

1 - е

сумматор 7 блок 8 выделения ошибки точного отсчета, блок 9 выделения ошибки грубого отсчета, селектор 10 ошибки, усилитель 11, двигатель 12, редуктор 13, нагрузку И, потенциометр 15 грубого отсчета, первый потенциометр 16 точного отсчета, нуле- Вое положение которого совпадает с нулевым положением потенциометра 15 Грубого отсчета, второй потенциометр 17 точного отсчета, нулевое положение которого развернуто на 18СГ° по отношению к нулевому положению первого потенциометра 16 точного отсчета, коммутатор 18 потенциометров точного отсчета, резистор 19 (Ьильтра повторитель 20, зарядный резистор 21 первый 22 и второй 23 переключатели, первый 24 и второй 25 запоминающие конденсаторы, третий 26, четвертый 27, пятый 28 и шестой 29 переключате пи, анализатор 30 кода точного отсче f a, блок 31 выделения первого тактового интервала, блок 32 определения знака задаваемой скорости, источник опорного напряжения с выводами Uon минус Uon /2 и плюс Uon/2 формиро0

s

0

5

0

5

0

45

50

5

ватель 33 гладкого аналогового управляющего сигнала точного отсчета.

Блок 5 выработки приращения ступеньки за такт (фиг.4) состоит из D-триггера З,работающего в режиме одноразрядного счетчика, инвертора 35 двух зарядных резисторов 36 и 37, двух элементов памяти на емкостях 3 и 39, двух переключателей АО и 41, двух входных резисторов 42 и 43, повч торителя 44 и суммирующего усилителя 45.

На фиг. 5 приведен пример практической реализации блока 31 выделения первого тактового интервала после переключения потенциометров 1б и 17 обратной связи точного отсчета. В его состав входят первый D-триггер 46, логическая схема ИСКЛЮЧАЮЩЕЕ ИЛИ 47, инвертора 48 и 49 и второй D-триггер 50.

Выходной параллельный код входного регистра 1 разбит на две группы кодов. Группа старших разрядов кода образует код грубого отсчета, группа младших разрядов - код точного отсчета. Разбивка осуществлена ким образом, что отношение цены-в угловой мере старшего разряда кода грубого отсчета к цене в угловой мере старшего разряда кода точного отсчета численно равно передаточному отношению редуктора 13 между его валом грубого отсчета и валом точного отсчета.

Система работает следующим образом.

Кода заданного углового положения с выхода регистра 1, разбитый на группы кода грубого и точного отсчетов, поступает на соответствующие разрядные входы преобразователей цифра-аналог грубого 2 и точного 3 отсчетов. Запись информации осуществляется импульсами тактовой частоты. Аналоговый ступенчатый сигнал с выхода преобразователя 2 поступает на вход блока 9, на второй вход которого поступает сигнал с движка потенциометра 15. Сигнал ошибки грубого отсчета с выхода блока 9 поступает на вход селектора 10, где анализируется его абсолютная величина. При больших углах начального рассогласования эта величина превышает заранее заданную пороговую величину и по результату их сравнения к входу усилителя 11 подключается выход блока 9, т.е. на

ь

вход усилителя поступает ошибка грубого отсчета. Следящая система работает в режиме слежения по грубому каналу. Сигнал ошибки, усиленный усилителем 11, поступает на двигатель 12, который, отрабатывая ошибку рассогласования, разворачивает через редуктор 13 нагрузку 1 и потенциометры обратной связи грубого 15 и точного 16 и 17 отсчетов в сторону уменьшения ошибки грубого отсчета. При уменьшении ее до пороговой величины, установленной в селекторе 10, селектор отключает от входа усилителя 11 выход блока 9 и подключает к его входу выход блока 8. Следящая система переходит в режим слежения по точному каналу. В этом режиме управляющий двоичный код точного отсчета с выхода регистра 1 (сигналы а,б,в,г, Фиг.2) поступает на соответствующие разрядные входы преобразователя 3, причем старший разряд кода точного отсчета (сигнал г, фиг.2) поступает через корректор .представляющий собой управляемый инвертор. Сигнал управления корректором кода точного отсчета k вырабатывается анализатором 30, представляющим собой логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ, на входы которой подаются сигналы двух старших разрядов кода точного отсчета (сигналы в,г, Фиг.2). На выходе анализатора 30 образуется сигнал (сигнал д, фиг.2), который управляет одновременно работой корректора 4, работой коммутатора 18 и переключателей 22, 23, 26 и 27. Сигналы старшего разряда кода точного отсчета (сигнал г, фиг.2) преобразуются корректором k в сигнале, поступающий на вход старшего разряда преобразователя 3, таПри наличии корректора k в цепи старшего разряда кода точного отсч сигнал на выходе преобразователя 3 имеет вид, изображенный на графике

U;

10

15

)j жирной линией.

Сигнал на выходе коммутатора 18 управляемого сигналом q, выхода ан лизатора кода точного отсчета при слежении с постоянной скоростью вр щения нагрузки имеет вид, изображе ный на фиг .2у Цд - жирная линия. Гра фики U1g и U17 на фиг.2, изоб раженные тонкой линией, показывают зависимости выходных сигналов потенциометров 16 и 17 от угла поворота с учетом разворота их нулевых положений относительно друг друга на угол 180°. Взаимное расположени графика U18 , сигнала на выходе коммутатора 18, и графика U , сигнал на выходе преобразователя 3, изобра жено для случая рассогласования, равного нулю.

Ступенчатый управляющий сигнал точного отсчета }$ с выхода преоб разователя 3 одновременно поступает на вход блока 5, на управляющий вхо которого с выхода тактовой частоты регистра 1 поступают импульсы такто вой частоты, а на вход интегрирующе го звена, образуемого резистором 19 и конденсатором 2k, верхняя обкладк которой через нормально замкнутый контакт ключа 22 соединена с резист ром 19, а нижняя обкладка конденсат ра 2k через размыкающие контакты пе реключателей 27 и 29 подключена к в воду источника опорного напряжения 40 потенциалом минус Uon/2. Блок 5 выработки приращения ступеньки за так усилитель 6, сумматор 7, резистор 1 повторитель 20, резистор 21, перекл чатели 22 и 23, первый 2k и второй

20

25

30

35

ким образом, что при высоком уровне 1/45 25.запоминающие конденсаторы, третий 26, четвертый 27, пятый 28 и ше стой 29 переключатели образуют формирователь 33 гладкого аналогового управляющего сигнала точного отсчета.

сигнала J сигнал г проходит через корректор k без изменения,а при низком уровне сигнала 9- происходит инверсия сигнала 1.

График Uj4 (тонкая линия) соответствует зависимости выходного сигнала преобразователя 3 при отсутствии корректора k и управляющем воздействии на выходе регистра 1, меняющемся с постоянной скоростью. Режим слежения с постоянной скоростью позволяет наиболее наглядно пояснить работу следящей системы.

700536b

При наличии корректора k в цепи старшего разряда кода точного отсчета сигнал на выходе преобразователя 3 имеет вид, изображенный на графике

U;

10

15

)j жирной линией.

Сигнал на выходе коммутатора 18, управляемого сигналом q, выхода анализатора кода точного отсчета при слежении с постоянной скоростью вращения нагрузки имеет вид, изображенный на фиг .2у Цд - жирная линия. Графики U1g и U17 на фиг.2, изображенные тонкой линией, показывают зависимости выходных сигналов потенциометров 16 и 17 от угла поворота с учетом разворота их нулевых положений относительно друг друга на угол 180°. Взаимное расположение графика U18 , сигнала на выходе коммутатора 18, и графика U , сигнала на выходе преобразователя 3, изображено для случая рассогласования, равного нулю.

Ступенчатый управляющий сигнал точного отсчета }$ с выхода преобразователя 3 одновременно поступает на вход блока 5, на управляющий вход которого с выхода тактовой частоты регистра 1 поступают импульсы тактовой частоты, а на вход интегрирующего звена, образуемого резистором 19 и конденсатором 2k, верхняя обкладка которой через нормально замкнутый контакт ключа 22 соединена с резистором 19, а нижняя обкладка конденсатора 2k через размыкающие контакты переключателей 27 и 29 подключена к выводу источника опорного напряжения с 40 потенциалом минус Uon/2. Блок 5 выработки приращения ступеньки за такт, усилитель 6, сумматор 7, резистор 19, повторитель 20, резистор 21, переключатели 22 и 23, первый 2k и второй

20

25

30

35

1/45 25.запоминающие конденсаторы, тре25.запоминающие конденсаторы, тре

тий 26, четвертый 27, пятый 28 и шестой 29 переключатели образуют формирователь 33 гладкого аналогового управляющего сигнала точного отсчета.

На выходе Формирователя 33 (выход сумматора 7) формируется гладкий сигнал таким образом, что величина его в дискретные моменты времени, соответствующие моменту смены информации, совпадает с величиной ступенчатого сигнала в этот момент времени на выходе преобразователя 3.

Формирователь 33 представляет собой управляемый сглаживающий фильтр с компенсацией запаздывания, вносимого интегрирующим звеном, образуемым резистором 19 и поочередно подключа- емыми переключателями 22, 23, 26 и 27 и конденсаторами 24 и 25.

Управление работой формирователя 33 осуществляется сигналами анализатора 30, который вырабатывает сигнал управления коммутатором 18, переклю- чающим потенциометры 16 и 17, сигна- пами блока 31 после переключения потенциометров 16 и 17 и сигналами блока 32

Блок 31, вырабатывает сигнал в виде импульса, существующего только в течение первого тактового интервала после переключения потенциометров 16 и 17.

Блок 32 вырабатывает сигнап, имещий два низкий или высокий уровня в зависимости от направления вращения, задаваемого цифровым управляющим воз действием на выходе регистра 1.

Рассмотрим процесс формирования гладкого аналогового управляющего воздействия точного отсчета формирователем 33.

Так как точное значение управляющего воздействия в ступенчатом сиг- Нале на выходе преобразователя 3 существует только в момент смены Информации, то ступенчатый сигнал Может быть представлен алгебраическо суммой ( разностью) двух сигналов: полезного непрерывного сигнала, знамение которое в моменты смены информации совпадают с значением ступеньки в данный момент и помехи, изменяющейся по треугольному периодическому закону с тактовой частотой и амплитудой, равной приращению ступенчатого сигнала за такт. Следовательно, функция формирователя 33 заключается в фильтрации составляющей помехи ступенчатого сигнала и передачи на его выход полезного непрерывного сигнала.

Эта задача выполняется следующим образом.

При коммутации датчиков 16 и 17 и управляемых переключателей 22, 23, 26, 27, 28 и 29 изображенный на фиг,1 ступенчатый сигнал с выхода преобразователя 3 сглаживается интегрирующим звеном, образуемым резис

s

0

5

тором 19 и первым запоминающим конденсатором 24 J коэффициент подавления помехи в ступенчатом сигнале определяется постоянной времени фильтра V - - Р() Сглаженный сигнал на выходе интегрирующего фильтра будет иметь запаздывание по отношению к полезной непрерывной составляющей ступенчатого входного сигнала, в результате чего амплитуда сглаженного сигнала в каждый момент времени будет меньше по сравнению с амплитудой полезной составляющей ступенчатого сигнала на величину ди.

Величина Ди пропорциональна величине приращения ступенчатого сигнала за такт обмена информации A-UCT, зависит от постоянной времени фильтра Ј и периода тактовой частоты смены информации Т и определяется в установившемся режиме соотношением

&U

UUC

1

30

35

40

45

50

55

где A U Ј

Т величина, на которую уменьшена амплитуда сглаг женного сигнала по сравнению с полезной непрерывной составляющей ступенчатого сигнала; UUcr- приращение ступеньки за та кт ;

постоянная времени интегрирующего звена, образуемого резистором 19 и конденсаторами 2k и 25, период тактовой частоты регистра 1.

Сглаженный сигнал с выхода интегрирующего звена через повторитель 20 поступает одновременно на один из входов сумматора 7 и через резистор 21 и размыкающий контакт переключателя 23 на запоминающий конденсатор 25, вторая обкладка которого через размыкающий контакт переключателем 26 подключена к нулевой шине источника питания. Запоминающий конденсатор 25 при данной коммутации выполняет функцию элемента памяти. Он запоминает и отслеживает величину сгла- х енного сигнала на выходе интегрирующего звена {Р(9 , Сад).

Сигнал приращения ступенчатого сигнала за такт , равный раз9 1

ности текущего и предыдущего знамений ступенчатого сигнала, с выхода блока 5 поступает на первый вход усилителя 6. В усилителе 6 из него вычитается сигнал, поступивший на его второй вход с выхода переключателя 29 (только в течение первого тактового интервала после переключения потенциометров 16 и 17 и скачке напряжения U) и усиливается по .1

напряжению в К гг Раз- На

1

выходе усилителя 6 образуется сиг- нал &U равный

1 - е

как раз той величине, на которую уменьшена амплитуда сглаженного сигнала на выходе интегрирующего звена по сравнению с амплитудой полезной непрерывной составляющей ступенчатого сигнала. Другими словами на выходе усилителя 6 формируется сигнал компенсации запаздывания, вносимого интегрирующим звеном в полезную составляющую сигнала U-з. Этот сигнал поступает на второй вход сумматора 7. Управляющий сигнал точного отсчета образуется на выходе сумматора 7 как сумма сглаженного интегрирующим звеном ступенчатого сигнала и сигнала компенсации запаздывания, вносимого этим фильтром. Этот сигнал с высокой ступенью точности будет совпадать с полезной непрерывной составляющей ступенчатого сигнала ,на выходе преобразователя 3.

Управляющий сигнал точного отсчета с выхода сумматора 7- поступает на первый вход блока 8, на второй вход которого через размыкающий контакт коммутатора 18 поступает сигнал обратной связи с потенциометра 16. Сигнал ошибки точного отсчета с выхода блока 8 через селектор 10 и усилитель 11 поступает на вход двигателя 12, Двигатель через редуктор 13 поворачивает нагрузку k и потенциометры 16 и 17 в сторону уменьшения рассогласования и отрабатывает его с заданной точностью.

При смене выходного сигнала анализатора 30 и корректировке с по- мошью корректора входного кода преобразователя 3 одновременно происходит скачкообразное уменьшение напряжения U на выходе пре10

35

00536Ю

образователя 3 на величину, равную половине опорного напряжения, переключение потенциометров 16, и 17 и переход переключателей 22, 23, 26

27 в состояние, противоположное

изображенному на фиг.1. В этом случае ступенчатый сигнал точного отсчета Uj сглаживается интегрирующим звеном, образуемым последовательной цепью из резистора 19, замкнувшегося замыкающего контакта переключателя 22 и запоминающего конденсатора 25, вторая обклад12 ка которого через замкнувшийся замыкающий контакт переключателя 27 и размыкающий контакт переключателя 29 подключается к выводу источника опорного напряжения с напряжением,

2Q равным половине опорного напряжения отрицательной полярности. Подключение второй обкладки запоминающего конденсатора 25 к потенциалу,равному половине опорного отрицательной поляр25 ности, обеспечивает одновременное с Uj скачкообразное уменьшение сигнала на выходе интегрирующего звена (на запоминающем конденсаторе 25, который до момента переключения

Зо помнил значение сглаженного сигнала на выходе интегрирующего звена Р19, С2) . Резистор 21, подключившийся через замкнувшийся замыкающий контакт переключателя 23 к запоминающему конденсатору 2Л, вто- - рая обкладка которого через замкнувшийся замыкающий контакт переключателя 26 подключилась к нулевой шине, в этом случае играют роль эле.Q мента памяти. Конденсатор 2Ц запоминает и отслеживает величину сглаженного сигнала на выходе интегрирующего звена Р19, С25.

.При изменении знака задаваемой скорости блок 32 меняет уровень сигнала на своем выходе на противоположный. Этот сигнал переводит переключатель 29 в состояние, противоположное изображенному на фиг.1, в результате чего втораячобкладка конденсатора интегрирующего фильтра подключается к выводу источника опорного напряжения с потенциалом, равным половине опорного напряжения положительной полярности, так как скачки напряжения Uj , и U в этом случае будут происходит в сторону увеличения сигнала.

Особенность работы Формирователя 33 в устройстве состой в том, что при смене выходного сигнала анализатора 30 (при переключении потенциометра 16, 17 и корректировке вхо- ра кода преобразователя 3) образуется дополнительный скачок выходного напряжения преобразователя 3, направленный против текущих скачков ступенчатого сигнала, определяемых знаком заданной скорости, и равный по величине половине опорного налряже- ния, запитывающего потенциометры 16 и 17 и преобразователь 3. Этот скачок выходного напряжения преобразователя 3 должен быть передан на вход блока 8 через формирователь 33 без изменения, так как на второй вход блока 8 одновременно с выхода коммутатора 18 поступает точно та кой же скачок напряжения при коммутации выходных сигналов потенциометров 16 и 17, и только в этом случае не будет нарушений непрерывности в выдаче выходного сигнала рассогласования с выхода блока 8,

Для формирования указанного скачка выходного сигнала формирователя 33 к входам его переключателя 29 подведены половинные значения опорного напряжения разных полярностей, то или иное из которых в зависимости от направления скачка, определяемого знаком saqaHHon скорости,подключается через переключатель 27 к вторым обкладкам конденсаторов 24 и 25.

Как отмечалось выше, блок 5 вырабатывает сигнал AUcrt1путем вычитания из текущего значения ступеньки,с ществующего в момент прихода импульса тактовой частоты значения ступеньки, существовавшего в предыдущий такт. При постоянной скорости изменения цифрово управляющего воздействия на выходе регистра 1 и постоянной тактовой частоте величина приращения ступеньки за такт будет постоянной, а знак приращения будет определяться знаком заданной скорости. При скачке выходного напряжения U преобразователя 3 в выходном сигнале блока 5 образуется также дополнительный скачок напряжения, имеющий знак противоположный знаку приращения ступеньки за такт & 1йт , и равный по величине половине опорного напряжения. Этот скачок напряжения будет существовать в выходном

сигнале 5 устройства в течение только первого такта сразу после скачка выходного напряжения Uj преобразователя 3. Поскольку при постоянной скорости изменения управляющего воздействия на выходе регистра 1 и постоянной тактовой частоте приращение ступеньки за такт величина постоянная, указанный скачок не должен проходить на выход формирователя 33 (на выход сумматора 7). Компенсация скачка в сигнале приращения ступеньки за такт осущест- 5 вляется с помощью переключателя 28, на управляющий вход которого с выхода блока 31 поступает сигнал в виде импульса, существующего только в те- чение первого тактового интервала после смены информации на выходе анализатора 30 (после переключения потенциометров 16 и .Переключатель 28 замыкается и подает на второй вход усилителя 6 сигнал с переключателем 29, равный по величине половине опорного напряжения, такого знака, чтобы был скомпенсирован скачок напряжения в выходном сигнале блока 5.

На фиг. 3 представлены графики сигналов на выходах блоков 35, 6, 7, 19 и 28, поясняющие работу формирователя 33 при постоянной скорости изменения управляющего цифрового воздействия на выходе регистра 1. На фиг. изображены сигнал на выходе преобразователя 3 и сигнал на выходе интегрирующего звена

0

5

0

5

0

U формирователя 33. На фиг.ЗЕ) изображен сигнал на выходе-блока 5. На фиг.Зв показан сигнал на выходе переключателя 28. На фиг.32 изображен сигнал компенсации запаздывания, вносимого интегрирующим Лильтром, 5 формируемый на выходе усилителя 6. На фиг.З изображен гладкий аналоговый управляющий сигнал точного отсчета, формируемый на выходе формирователя 33 (сумматора 7), поступающий на первый вход блока 8.

Блок 5 выработки ступеньки за такт работает следующим образом. Управляющий С-вход D-триггера соединен с выходом тактовой частоты регистра 1, выход триггера соединен с управляющими входами переключателей и 41 и переключает их состояние на противоположное. Текущий ступенчатый гиг нал с выходя

0

5

Н

преобразователя 3 поступает одновременно на вход инвертора 35 и один из входов усилителя 45. Инвертрованный сигнал с выхода инвертора 35 через резистор 37 заряжает емкость 39, которая запоминает теку-. щее инвертированное значение ступеньки. В этот же момент сигнал ступеньки, существовавший в предыдущий тактовый интервал и запомненный емкостью 38, через резистор 42 и повторитель 44 -поступает на второй вход усилителя 45. На выходе усилителя 45 образуется разность зн чений ступеньки в текущий и предыдущий тактовые интервалы, т.е. вырабатывается сигнал приращения ступеньки за такт.

В следующий такт обмена емкость

38будет запоминать инвертированное текущее значение ступеньки, заряжаясь через резистор 36, а емкость

39через резистор 43 и повторитель 44 будет выдавать предыдущее значение ступеньки на вход усилителя 45, на второй вход которого поступит новое текущее значение ступеньки. Сигнал с выхода усилителя 45 является выходным сигналом блока 5.

Блок 31 выделения первого тактового интервала работает следующим образом. На выход D-триггера 46 пос пает сигнал с выхода анализатора 30 кода точного отсчета (кривая 1), на С-вход сигналы тактовой частоты с выхода тактовой частоты входного регистра 1 (кривая 2). На выходе триггера 46 (кривая 3) устанавливается уровень сигнала кривой 1 по положительному фронту сигнала.на его С-вх де, в результате чего на выходе логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 47 устанавливается сигнал - кривая 4. Его инверсия (кривая 5) с выхода инвертора 48 поступает на приоритетный иверсный S-вход D-триггера 50 и устанавливает его выход в положение логической единицы - высокий уровень - до момента прихода положительного фронта -от следующего инвертированного импульса тактовой частоты (кривая 6) с выхода инвертора 49, который при наличии на D-входе (кривая 4) низкого уровня обнуляет этот триггер. В результате на его выходе (кривая 7) образуется сигнал длительностью в один тактовый интервал, передний фронт

10

20

25

0536

30

35

0

45

0

5

14

которого совпадает с каждым фронтом сигнала с выхода анализатора 30 j, переключающего потенциометры 16 и 17. Этот сигнал является выходным сигналом блока 31 и он управляет работой переключателя 28. В качестве блока 32 может быть использован D-триггер, на D-вход которого подается выход разряда регистра 1 с ценой, равной половине цены старшего разряда кода точного отсчета, граф и изменения которого показан кривой Б на фиг.2. Нз С-вход этого триггера подается сигнал с выхода блока 31 (кривая 7 на фиг.5). Из графиков Цз (рис.2), кривых Q и В (фиг.2). следует, что при изменении задающего кода - угла на выходе регистра 1 в сторону увеличения (положительный знак задаваемой скорости) первый тактовый интервал непосредственно после скачка графика Ug, связанного с переключением обратной связи с потенциометра 16 на потенциометр 17 (график ч- или, наоборот, совпадает со значением логической единицы на выходе графика & (фиг.2). При изменении знака задаваемой скорости на противоположный (движение по графику U-j к началу координат) первый тактовый интервал после вышеуказанных скачков совпадает -с нулевым логическим значением сигнала на графике в фиг.2,. Отсюда следует, что для определения знака задаваемой скорости достаточно по установлению значения поданного разряда на вход D-триггера (кривая 2) подать положительный фронт сигнала блока 31 (кривая 7, фиг.5). В этом случае полярность выходного сигнала D-триггера будет свидель-. стаовать о знаке задаваемой скорости.

Формула изобретения

#

Цифроаналоговая следящая система, содержащая блок выделения ошибки грубого отсчета, блок выделения ошибки точного отсчета, входной регистр кода заданного углового положения, корректор кода точного отсчета, анализатор кода точного отсчета, преобразователь цифра-аналог грубого отсчета, разрядные входы которого соединены с выходами группы старших раз

рядов кода входного регистра, образующих код грубого отсчета, преобразователь цифра-аналог точного отсчета, старший разряд которого через корректор кода точного отсчета, а остальные непосредственно соединены с выходами группы младших разрядов входного регистра, образующих код точного отсчета, выход тактовой частоты входного регистра соединен с входами разрешения записи преобразователей цифра-аналог грубого и точного отсчетов, выходы двух старших разрядов кода точного отсчета входно го регистра соединены с входами анализатора кода точного отсчета, выход которого соединен с управляющим входом корректора кода точного отсчета, селектор ошибки, первый вход которого соединен с выходом блока выделения ошибки грубого отсчета, второй вход соединен с выходом блока выделения ошибки точного отсчета, усилитель и двигатель, вход которого через усилитель соединен с выходо селектора ошибки, редуктор, нагрузку потенциометр грубого отсчета, первый и второй потенциометры точного отсчета, соединенные механически с измерительным валом точного отсчета редуктора , входной вал которого соединен с валом двигателя, выходной вал редуктора соединен с нагрузкой, а измерительный вал грубого отсчета редуктора - с потенциометром грубого отсчета, выход которого подключен к первому входу блока выделения ошибки грубого отсчета, второй вход которого соединен с выходом преобразователя цифра-аналог грубого отсчета, коммутатор потенциометров точного отсчета, размыкающий контакт кторого соединен с выходом первого потенциометра точного отсчета, за- мыкающий контакт коммутатора потенциометров точного отсчета соединен с выходом второго потенциометра тоного отсчета, управляющий вход коммутатора подключен к выходу анализатора кода точного отсчета, а выход соединен с первым входом блока выделения ошибки точного отсчета, при этом входы питания преобразователей

цифра-аналог грубого и точного отсче- « чателя, подвижный контакт которого соединен с общей шиной питания, управляющие входы первого, второго, третьего и четвертого переключателей подключены к выходу анализатора кода

тов, входы питания потенциометров грубого и точного отсчетов подключены к источнику опорного напряжения, отличающаяся тем, что,

с целью повышения точности работы системы при низкой частоте смены упраляющей информации, в нее введены | блок выработки приращения ступеньки за такт, дифференциальный усилитель с

1

коэффициентом усиления К

1 4Т

ес

0

0

5

45

30

35

40

50

сумматор, шесть переключателей, резистор фильтра, зарядный резистор, «два запоминающих конденсатора, блок выделения первого тактового интервала, блок определения знака задаваемой скорости, повторитель, вход которого соединен с подвижным контактом первого переключателя и, через резистор фильтра - с выходом преобразователя цифра-аналог точного отсчета, первый вход сумматора через дифференциальный усилитель соединен с выходом блока выработки приращения ступеньки за такт., первый управляющий вход которого соединен с выходом тактовой частоты входного регистра кода заданного углового положения, второй управляющий вход блока выработки приращения ступеньки за такт соединен с выходом преобразователя цифра-аналог точного отсчета, выход повторителя соединен с вторым входом сумматора, выход которого соединен с вторым входом блока выделения ошибки точного отсчета, выход повторителя подключен через зарядный резистор к подвижному контакту второго переключателя, замыкающий контакт которого подключен к размыкающему контакту первого переключателя и одной из обкладок первого запоминающего конденсатора размыкающий контакт второго переключателя подключен к замыкающему контакту первого переключателя и к одной из обкладок второго запоминающего конденсатора, другая обкладка первого запоминающего конденсатора соединена с замыкающим контактом третьего переключателя и размыкающим контактом четвертого переключателя, другая обкладка второго запоминающего конденсатора соединена с замыкающим контактом четвертого переключателя и с размыкающим контактом третьего переклюединен с общей шиной питания, управляющие входы первого, второго, третьего и четвертого переключателей подключены к выходу анализатора кода

точного отсчета, подвижный контакт пятого переключателя связан с подвижными контактами четвертого и шестого переключателей, замыкающий контакт пятого переключателя связан с вторым входом дифференциального усилителя, замыкающий контакт шестого переключателя соединен с отрицательным выводом источника опорного напряжения, с напряжением, равным половине опорного,замыкающий контакт шестого переключателя соединен с положительным выводом источника опорного напряжения, с напряжением, равным половине опорного, управляющий вход шестого переключателя соединен с выходом блока определения знака

-L

П

П Л Л П П П П П П П П П Г

Фиг 2

5

задаваемой скорости, первый вход которого подключен к выходу разряда кода точного отсчета входного регистра, имеющего цену, равную половине цены старшего разряда кода точного отсчета входного регистра, второй вход блока определения знака задаваемой скорости .подключен к выходу блока выделения первого тактового интервала и управляющему входу пятого переключателя, выход тактовой частоты входного регистра соединен с первым входом блока выделения первого тактового интервала, второй вход которого связан с выходом анализатора кода точного

отсчета.

i

t t

Uon

}tu

u

%

1Ы Л

q)

«

Un a

M28

«;

Uon

T

U6i

AU

;

n

г

г- Ч

I

/

Фаг.З

С

3

еS

JTL

U

П

U