Устройство для формирования информативных признаков Советский патент 1991 года по МПК G06K9/36 

Изобретение относится к технической кибернетике и вычислительной технике и может применяться в распознающих системах.

Цель изобретения - упрощение устройства.

На чертеже представлена блок-схема. Устройство содержит блок памяти, генератор 2 случайных чисел, мультиплексор 3, первый счетчик 4, второй счетчкх 5, третий счетчик 6, четвертый счетчик 7, пераый регистр 8, второй регистр 9, дешифратор 10, преобразователь 11 кода, сумматор 12, компаратор 13, генератор 14 тактовых импульсов, триггер 15, первый элемент 16 задержки, второй элемент 17 задержки, третий элемент 18 задержки, четвеотый элемент 19 зэ/зержки, пятый элемент 20 задержки, группу элементов И 21, первый элемент И 22 второй элемент И 23, первый элемент ИЛИ 24,второй элемент ИЛИ 25,, третий элемент ИЛИ 26.

Предлагаемое устройство работает в соответствии со следующим алгоритмом.

Прг обучении мно-окрзтно предъявляются 1лзсбра ения % об/чающей ч каждой раз при, предъявлении всех изображений обучающе 1 вь-борки вычисляется вес QI по Формуле

91 X Я) V ( L.X )(1)

где cyr- i/ирование осуществляется пс изо&раже ичм г б1 чаюшей ь 1Псо. и, ) означает бучкцию пр ЕЛ с-жности, равную + 1 или -1. з зависимое от принадлочг-о- сти изображения к тому ипи иному образу; 9(L,%}- иформат вный тризна с.ый + 1 . -1 11 зйчмсяои- 1 от кгмлочеи ов Х изобо жг.ия х и С1 некотооого пя -аметра L По , з -ом паоаметр L вырабатывается случгймым обрсзо;/,. Из многих вычисленных таки оЗразом ESCOB g( отбирается и фиксируется в памяти чагто весое, млеющих Макси- модули. Одновременно с весом gi фиксируется соответствующий параметр L. Пои озспознавании некоторого изображения # формируете сумма

2) (L,} 10 З -er-i {-ичсмроианчым в пямяти с - ,а ), °ijt м эи пр нпмге,

СЯ За ф, (I И 7 I р ,г Г 0 G711

(

Ь ЧрП ОТ в Ч i MJ difid. 1иМ уГфПГ CTRO фОрИ ,l HUG l irfOOMJ3T iB Hb G npb-fMI&Kil, .0 сГП пПМГРг K i, ,. НЯЧС Я

Ј{L,x) Ktjun- ,) г цг,-;т л CUBOIOTIHCCTH коп- понено1 5i ч хс , 1я пеюпьхн:. sc- которси ji fC ii о; о,(fan /ia поглсдчей vг с Э1СЯ n .p.,. юте ом L.

Знач. л. r / f L , O jprviejii erci n i ci j 1 L r .гнилом

;

1 , ;

О

i пП -

rv ,| I - -

rn m i m |

,v(3)

„ RH

, j

mi Ti-rn

где R/i - CJ.P ( A -Hrv-ibix компонентов изобрс еНлЛ Нг чрПВСЖ (ТЧНИИ, RH

чпгло епинч ii-1 рл чс чюнрнтов всего изо биахенпг, . ,г/- ры растра по гоо/зотал. л i. сорвете те IMO. На

с . -T,X-I - ,(i3ViOiC оасфы, tjasMdJc. с i j i оСоих г 2по зле м )

iSK J i

1еп 3 -;и дао 1, г.

mi - на t 3Bsino (3; лрссОп 0 5г л т1/

у(м 7) -- -L i -ьл1 2 RH Р С-1 л) - 1 . РСЛИ 2 R - R J )

(4)

УпроГг 0 ) fi D (60Tf Ь В О„НС - 1Л3

трех )тэм(1 iu im iav 1 побпчжен с, nl usHMV, L ,ИЯ

one. ° 13сГ)оахения обеспО л- ппга1- . гостсянього потенциале1 на шесте лт ас.яя- ) 1 i с/-од блока памяти 1 и ипици11 | ю №го на етзерть1/, упрапля ОЧ1ий вход Готе-щизл на и естом упраизляк-uion лходз лоч. ( действует Б те1 о::1чв всего пеилода записи изображения HiiMLHi pyo lib имгулпс, поданный на четвп и упрС о. ь кг i пройдет через третей леч i ИЛИ 26 и через зю- рой олег1е f 25 на BXOJ сорос т лиггерч 5. Триггер 15, перейдя а нулевое состоя нме, закрое i втерли И 23 Импульс с выхода погьегс лепета ИЛИ 26 поступит та,оке ч у.1.г1, поччыо в/од третье1 с итчиг-оь 6 с усгзнопиа их в исходные, ,, состояния. Импульс с Bbtxct-з ье.о г pMf ьта ИЛИ 26, задер- ic L.i i i e-iT-м задержки 17 на

ерем установки третьего, четвертого счет- чиков б и 7 поступит на единичный вход триггера 5. Трип ер 1Б, перейдя в единичное состояние, будет поддерживать второй

элемент И 23 обрытым и импульсы с непрерывно работающего (енератора 14 тактовых импульсов начнут поступать в устройство. Пои этом каждый тактовый импульс поступает на счетный вход третьего счетчика 6.

Импульсы переполнения третьего счетчика 6 подсчитываются четвертым счетчиком 7. Чиспа разрядов в третьем и четвертом счет- равны 1з и id соответственно, причем 13 м I, другими словами, третий и четвер ьй счетчики можно рассматривать как гчетчик, считающий по модулю, равному растра по горизонтали Тоетий и утверди счетчики образуют счетчик адре- г.я ячейки запоминающего устройства 1, при

этом третий счетчик б формирует младшие разряды адреса а четвертый счетчик 7 - ,ош ie разряды здоеса Очередной тактовый импульс, задержанный трет ьим элементом задержки 18 на время переключения

третье о, четвертого счетчиков,, подается на разрешающий вход блока 1 памяти. Работа источника изображения синхронизирована с работой устройства образом, что к f .01 зчту подачи импульса на разрешающий

вход запоминающего ус ройствз 1 на его информационные входы подается очередной столбец изображения образом, наждый .актовый импульс вызывает запись в запоминающем устройстве столбца изображения По окончании записи всех столбцов четвертый счетчик 7 переполняется, импульс переполнения поступает через второй элемент ИЛИ 25 на вход сброс триггера 15, который закрывает второй элемент И 23,

при этом поступление тактовых импульсов прекращается и запись изображения заканчивается, о чем свидетельствует импульс на третьем выходе устройства, связанном с выходом перепочнеиия четвертого счетчика 7.

Блок. 1 памяти рассчитан ча хранение такого количества чисел, котооое равно числу столбцов растра. Разрядность хранимых чисел равна числу строк раст ра Таким обоа- зом, объем этого блока а бита/ разен числу

ячеек растра

Режим обучения обеспечивается подачей постоянного потенциала на пятый управляющей вход устройства, подачей постоянного потенциала на первый управ- логащий вход устройства и инициирующего импульса на третий управляющий вход уст- оойствэ. Потенциалы на этих входах сохраняются в течение всей процедуры обучения. При этом предполагается, что очередное

изображение обучающей выборки предвари гельно зафиксировано в блоке 1 памяти.

Импульс на третьем упоавляющем входе устройства вызывает в генераторе случайных чисел 2 формирование случайного числа (параметра L),

Иг:пульс с третьего управляющего входа устройства поступает также на первый вход третьего элемента ИЛИ 26. Импульс с выхода третьего элемента ИЛИ 26 поступает на второй вход второго элемента ИЛИ 25. Импульс с выхода ИЛИ 25 передается на нулевой вход триггера 15, который поддерживает закрытым второй элемент И 23. При этом импульсы с генератора тактовых импульсов 14 не поступают в устройство. Импульс с выхода третьего элемента ИЛИ 26 поступает на установочные входы второго, третьего, четвертого счетчиков 5 - 7 и на установочный вход накапливающего сумматора 12. Импульс с выхода третьего элемента ИЛИ 26 поступает также на вход пятого элемента 20 задержки и задержанный этим элементом на время переключения генератора 2 случайных чисел поступает на разрешающие входы первого счетчика 4, первого регистра 8 и второго регистра 9. При этом разряды параметра L, сформированные в генераторе 2 через мультиплексор 3, на управляющем входе которого имеется потенциал, переписываются в узлы 4. 8. 9. Параметр I определяет положение некоторой кривой.

Предполагается, что кривая проходит через соседние ячейки растра, приращения ординат которых могут быть +1, О, -1, Предполагается также что кривая разбита на 2 участков, при этом количество приращений абсцисс в каждом участке равно 213, знаки приращений ординаты на каждом участке

ПОСТСЯ пНЫ,

В соответствии с такой формой кривой, отдельные части параметра L, переписанные в узлы 4, 8 и 9 трактуются следующим образом.

Часть разрядов параметра L записанная в первый счетчик 4, рассматривается как начальная ордината формируемой кривой.

Часть рьзоядс0. параметре L, записанная в первый регистр 8, рассматривается как знаки приргщенмй ординаты на отдельных участках. Число разрядов регистра 8 быть равно чиспу участков. Пр тэтом О в каком либо разряде регистра означает, что зсе приращения ординаты на соответствующем участке положительные, а 1 в разряде регистра означает, что все приращения ординаты на участке отрицательные.

Часть разрядов параметра L, записанная во второй регистр 9, рассматривается как совокупность приращений ординаты по всей кривой. При этом 0 в каком-пибо разряде регистра 9 означает, что приращение ординаты отсутствует.

Итак, в первом счетчике 4 зафиксирована начальная ордината кривой, в первом регистре 8 зафиксированы знаки прираще0 ний ординаты по участкам, во втором регистре 9 зафиксированы приращения ординаты по всей кривой.

Импульс с выхода третьего элемента ИЛИ 26, задержанный вторым элементом 17

5 задержки, поступит на единичный вход триггера 15 и переведет его в единичное состояние. При этом второй элемент И 23 откроется и тактовые импульсы из генератора 14 будут поступать в узлы устройства.

0По мере поступления тактовых импульсов в третьем и четвертом счетчиках 6 и 7 будет наращиваться адрес или номер столбца изображения. Задержанный третьим элементом 18 задержки тактовый импульс

5 будет поступать на разрешающий вход запоминающего устройства и вызыват ь считывание очередного столбца растра. Каждый тактовой импульс, задержанный четвертым элементом 19 задержки на РООМЧ считыза0 ния в запоминающем устройс гве 1, поступает на сдвиговый вход регистр : пр зщокий ординаты 9, выполненного по схе -че сдвигового . Выталкиваемы 1 слева из регистра 9 разряд, т. е очередное приращснме

5 ордичэто, поступает насчет, ый вход первого С етчик.а 4. Это приращение ординаты с/мммр/ется или вычитз ся в первом счетчике в зависимости от состояния левого разряда регистра знаков приращений орлм0 наты 8. По окончании каждого участка, когда третий счегчик переполнится, импульс пе- реполненля его, во-первых, подсчитывается четвертым счетчиком 7, а, во-вторых поступает на сдвиговый вход регистра знаков

5 прирзщекий ординаты 8 тач что после отработки очеоедного учястка состояние рай- него левого разряда региитра 8 может измениться. Соотаетстееннс изменится режим сложения или вычгтзние первого счет0 чика 4.

Таким образом, после аждого . актового имг.ульса на выходах блока 1 имеется информация, соответствующая текущему столбцу, номер которого или абсцисса за5 иксирована з третьем и четвертом счетчи- кзх 6 v 1. Кроме того, в первом счетчике 4 имеется ордината, соответствующая текущей абсциссе. Компоненты текущего столбца поступают на группу первых входов группы элементов И 21. Связанный с первым счетчиком 4 дешифратор 10 расшифровывает , содержимое счетчика, при этом возбуждается тот выход дешифратора, номер которого соответствует текущей ординате кривой, ECHI-I этой ординате соответствует единичный компонент изображения, то первый элемент И 22 открывается по первому входу и тактовый импульс с четвертого элемента 19 задержки и дополнительно з з- держанный первым злемэктом 16 задержки на время переключения узлов А, 8, 9, 10 и 1, 21, 24 поступит на второй вход первого .элемента И 22. Импульс с выхода первого элемента И 22 поступает на счетный вход второго счетчика 5. При считывании всей информации из запоминающего устройства

Iи, следовательно, при отработке всей кривой во втором счетчике 5 сформируется число Ял, равное числу единичных компонентов изображения, расположенных us кривой. Считываемые из блока 1 столбцы изображения передаются также на преобразователь

I1кода. На его выходе формируется двоичный код, равный числу единичных компонентов в текущем столбце растра, который поступает на входы накапливающего сумматора 12 ii складывается с содержимым сумматора при подаче импульса с выхода первого злемемтз 16 задержки на разрешающий вход сумматора 12. Таким образом, при считывании всей информации из запоминающего устройства 1 в сумматоре 12 сформируется число Rn, равное количеству единичных компонентов всего изображения,

Разрядность второго счетчика 5 соответствует размеру растра по горизонтали 21 и равна I, а разрядность сумматора 12 соответствует числу ячеек растра, равному 2 2 , т. е. равна 21. В частности, для растра размером 256 х 256 разрядность второго счетчика 5 равна 8, а разрядность сумматора 12 равна 16. Очевидно, вес старшего разряда сумматора 12 в 2 раз больше веса старшего разряда второго счетчика 5. Со входами компаратора 13 соединены разряды второго счетчика 5 л старшие разряды сумматора 12. Таким образом, компаратор 13 фактически проверяет соотношение между величи- .ной 21 Rn и величиной RH. Компаратор 13 выдает 1, если 2 или 0, если 2 Rn .

Итак, после считывания всей информации из запоминающего устройства 1, четвертый счетчик 7 переполняется, выдает импульс на выходе третьем устройства. Импульс переполнения четвертого счетчика 7 проходит через второй элемент ИЛИ 25 и устанавливает триггер 15 в нулевое состояние, что прекращает подачу тактовых импульсов в узлы устройства. Параметр L признака хранится в генераторе 2 и выдается на втором выходе устройства. Код признака (p(L,x) имеется на первом выходе устройства, при этом 1 на выходе компаратора соответствует значению p(L,%) + 1, а О соответствует значению p(L,%) .

При обработке очередного изображения обучающей выборки это изображение

предварительно записывается в блок 1 памяти в соответствии с режимом приема изображения. При этом, если обучение требуется выполнять при неизменном параметре L, то инициирующий импульс подается на

четвертый управляющий вход устройства.

Режим распознавания обеспечивается подачей постоянного потенциала на пятый управляющий вход устройства, постоянного потенциала на второй управляющий вход

устройства. Эти потенциалы поддерживаются нэ протяжении .всей процедуры распознавания. При этом распознаваемое изображение должно быть зафиксировано в блоке памяти 1 в результате выполнения

режима приема изображения.

Устройство для формирования информативных признаков в режиме распознавания должно определять значение признака (f(L,%) для данного изображения #и для всех параметров L, зафиксированных в памяти основного распознающего устройства. Для этого на первый информационный вход устройства, т. е. на вторую группу входов мультиплексора 3 поочередно подаются параметры L. Постоянный потенциал на втором управляющем входе устройства обеспечивает передачу отдельных групп разрядов параметров L на информационные вход ы второго счетчика 4,

первого регистра 8, второго регистра 9. Одновременно с подачей параметра L на четвертый управляющий зход устройства подается инициирующий импульс. При этом в устройстве происходят те же процессы,

что и в режиме обучения. В результате, после считывания всей информации из блока 1 памяти на выходе компаратора 13 будет сформирован код признака, при этом единице на выходе компаратора соответствует значение у (L ,) Ч- 1 , а ну- лю - значение р(L,#) - 1 . Об окончании формирования р (L, %) и о возможности считывания p(L,%)свидетельствует импульс на выходе счетчика 7.

Формула изобретения

Устройство для формирования информативных признаков, содержащее генератор случайных чисел, мультиплексор, первый и второй счетчики, первый регистр,

второй регистр, дешифратор, сумматор, преобразователь кода, компаратор, группу элементов И, первый элемент И, первый элемент ИЛИ, первый элемент задержки, выход которого соединен с первым входом первого элемента И и с первым управляющим входом сумматора, выход которого соединен с первым входом компаратора, выход которого является первым выходом устройства а второй вход соединен с выхо- дом второго счетчика, первый управляющий вход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами элементов И группы, первые входы которых соединены с выходами дешифратора, информационный вход которого соединен с выходом первого счетчика, счетный вход которого соединен с выходом второго регистра, вход которого соединен с третьим выходом мультиплексора, второй и первый выходы которого соединены с информационными входами первого регистра и первого счетчика, выход первого регистра соединен с первым управляющим входом первого счетчика, выход генератора случайных чисеп соединен с первым информационным входом мультиплексора и является вторым выходом устройства, второй информационный вход мультиплексора яв- ляется первым информационным входом устройства, первый и второй управляющие входы мультиплексора являются первым и вторым управляющими входами устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит блок памяти, третий и четвертый счетчики, генератор тактовых импульсов, триггер, второй - пятый элементы задержки, второй элемент И, второй и третий элементы ИЛИ, вход данных блока памяти является вторым информационным входом устройства, выход блока памяти соединен с вторыми входами элементов И группы и с входами преобразователя кодов, адресные входы блока памяти соединены с первыми выходами третьего и четвертого счетчиков, второй выход третьего счетчика соединен со счетным входом четвертого счетчика, второй выход четвертого счетчика соединен с первым входом второго элемента ИЛИ и является третьим выходом устройства, управляющий вход генератора случайных чисел является третьим управляющим входом устройства, первый вход третьего элемента ИЛИ является четвертым управляющим входом устройства, второй вход третьего элемента ИЛИ соединен с третьим управляющим входом устройства, а выход - соединен с входом второго элемента задержки, с вторым входом второго элемента ИЛИ, с управляющими входами второго, третьего и четвертого счетчиков, с вторым управляющим входом сумматора и с входом пятого элемента задержки, выход которого соединен с входами разрешения первого счетчика и первого и второго регистров, управляющий вход первого регистра соединен с вторым выходом третьего счетчика, вход первого элемента задержки и управляющий вход второго регистра соединены с выходом четвертого элемента задержки, выход третьего элемента задержки соединен с входом четвертого элемента задержки и с входом разрешения блока памяти, входы чтения и записи которого являются пятым и шестым управляющими входами устройства, выход генератора тактовых импульсов соединен с первым входом второго элемента И. выход которого соединен с входом третьего элемента задержки и со счетным входом третьего счетчика, второй вход второго элемента И, соединен с выходом риггера, прямой и инверсный входы которого соединены с выходами второго элемента ИЛИ и второго элемента задержки.

Л А

Редактор Н.Шитев

Составитель А.Глотсв Техред М.Моргентал

А /

Корректор М.Демчик

Изобретение относится к технической кибернетике и вычислительной технике и может быть использовано в распознающих системах. Цепь изобретения - упгощанме устройства достигается введением блока памяти, двух счетчиков, генеоатора тестовых импульсов, триггера, четырех элементов задеожки, г,зух элементов ИЛИ и элемента И, что позволяет использовать в качестве бт.чз памяти для изгЬоахснчч п повое ЗУ. 1 ил