Устройство для приема сигналов относительной фазовой телеграфии Советский патент 1992 года по МПК H04L27/22 

J

о о

о

СД

Изобретение относится к технике связи ;; может использоваться при построении приемников ОФТ сигналов с повышенной помехоустойчивостью.

Цель изобретенияповышение помехоустойчивости.

На фиг. I приведена структурная электрическая схема предложенного устройства; на фиг. 2 временные диаграммы, поясняющие его работу.

Устройство содержит приемник I, согласованным фильтр 2, первый блок 3 вычисления косинуса разности фаз, первый компаратор 4, первый блок 5 задержки, сипхро- б.ток Г, второй блок 7 задержки, блок 8 выбора минимума, ключ 9, регистр 10 сдвига, второй блок М вычисления косинуса разности фаз (БВКРФ), второй компаратор 12, с мматор 13 по модулю два, прерыватель 14.

Устройство для приема ОФТ сигналов работает следующим образом.

(игна.т ОФТ (фиг. 2 и) с длительностью информационных посылок, равной длительное in информационных символов Т на перс- лающей стороне, после оптимальной фильтрации в согласованном фильтре 2 поступает на мерные входы БВКРФ 3 и 11 непосредственно, а на вторые их входы с задержкой по времени, соответственно равном Т и 27. В результате в моменты, соответствующие выходным импульсам синхроблокаГ 1Ф1И 2 п), на выходе блока 3 действуют сигналы, пропорциональные косинусам разнос- и фаз смежных по времени выходных сигналов СФ 1 2, 23. ... и т. д. (фиг. 2 и I. а на .о и блока I I сигналы, пропорциональные космн с разности фаз выходных снгна- юв фм.тыра 2. разнесенных по времени на инь рвал, равный 27 1-3, 2-4, ... и т. д. (фш. 2 ,). Г .с. ш -ли сигналы положите. ьны. то II компаратрах 4 и 12 в моменты действия синхроимпульсов блока Н форми р югся сиг- пал:. -Л.1 Д.1 И К Н.НОСТЫО / , В llpOIHBHOM C.1V -i;ieI mil же длительности.

Perncip Id сдвига содержит три ра (ряда д.тя (алержки входного сигнала. Опиаты с выхоча первою разряда регистра мчи а (бе( вдержки и с выхода второго разряда . 2 } суммируются по модулю два в блоке 13с выходным сигналом компаратора 12. В аналоговом (млн дискретно-ана логовом, тактируемом выходными импульсами блока Н) блоке 7 задержки осуществляется с шиг по времени сигналов (фиг. 2 «) на шперва.т н|1емени Т.

Полученный сигнал и сигнал с входа линий задержки (фиг. 2 ) поступает на входы блока (S. где сравниваются по абсолютному (мачению с выходным сигналом блока II. Например, в момент, соответствующий действию четвертого такювого импульса (фиг 2 п), в нем сравниваются сигналы 1-2. 2-3 и 1-3. В зависимости от того, какой из трех сравниваемых сигналов окажется минимальным, в блоке 8 формируется сигнал

«1 на первом, втором или третьем выходе. Если в момент действия тактового импульса (фиг. 2 о) на выходе блока 13 и на первом (втором) выходе блока 8 действуют сигналы

«1. то считается, что один из символов, поступивших с выхода блока 4, принят с ошибкой. При этом выходной сигнал блока 13 проходит через прерыватель 14 и открывает ключ 9

В результате этого сигнал с первого (второго) выхода блока 8 изменяет через ключ состояние первого (второго) разряда регистра IQ на противоположное, а блок 14 под воздействием сигналов с третьего выхода блока 8 («О) с выходов блока 13 и 6 запрещает прохождение сигнала сумматора 13 на вход ключа 9 на один такт (фиг. 2 а). Затем осуществляется считывание информации с выхода регистра 10 сдвига (фиг. 2 ж). По шине регистр 10 - ключ 9 на

0 входы ключа 9 передается информация о состояниях первого и второго разрядов регистра 10. При нулевых сигналах на первом и втором выходах блока 8 изменение состояний разрядов регистра 10 не происходит, а в блоке 14 не вырабатывается сигнал пре5 рывания на один такт.

Обнаружение ошибок в устройстве производится в сумматоре 13 по модулю два, а исправление ошибок -- по результатам сравнения выходных сигналов БВКРФ 3 nil д в блоке 8 посредством ключа 9. Если на определенном такте ошибка обнаружена и исправлена, то посредством прерывателя 14 осуществляется запрет исправления ошибок на один следующий такт.

35

Формула изобретения

0

Устройство д.тя приема сигналов относительно фазовой телеграфии, содержащее последовательно соединенные приемник, со- 1.тасованный фильтр, первый блок вычисления косинуса разности фаз и первый компаратор первый блок задержки, выход которого подключен к второму входу первого блока вычисления косинуса разности фаз. и синхроблок. выход которого соединен с

5 вторым входом первого компаратора, а выход согласованного фильтра подключен к входам первого блока задержки и синхроблока. отличающееся тем, что, с целью по- ви.пения помехоустойчивости, введены последовательно соединенные второй блок

0 задержки, блок выбора минимума, ключ и регистр сд,,,1га, выход которого является выходом устройства, и последовательно соединенные второй блок вычисления косинуса разности фаз, второй компаратор, сумматор по модулю два и прерыватель, выход кото5 рого подключен к соответствующему входу ключа, выходы согласованного фильтра и первого блока задержки соединены соответственно с первым и вторым входами второго блока вычисления косинуса разности фаз,

выход которого подключен к соответствующему входу блока выбора минимума, выход первого блока вычисления косинуса разности фаз соединен с первым входом второго блока задержки, выход синхроблока под- ключей к вторым входам второго блока задержки, второго компаратора, прерывателя

и регистра сдвига, выход первого компаратора соединен с третьим входом регистра сдвига, второй и третий выходы которою подключены соответственно к второму и третьему входам сумматора по модулю два, а остальные выходы регистра сдвига соединены с соответствующими входами ключа.

Изобретение относится к технике связи и может использоваться при построении приемников с повышенной помехоустойчивостью. Целью изобретения является повышение помехоустойчивости. Устройство содержит приемник 1, согласованный фильтр 2, блоки 3 и 11 вычисления косинуса разности фаз, компараторы 4 и 12, блоки 5 и 7 задержки, синхроблок 6, блок 8 выбора минимума, ключ 9, регистр 10 сдвига, сумматор 13 по модулю два и прерыватель 14. Цель достигается за счет обнаружения ошибок по результатам сравнения сигналов на выходах блоков 3 и 1 1 в блоке 8 выбора минимума и их исправления в сумматоре 13 по модулю два. 2 ил.

фиг г