Устройство для разъединения и объединения цифровых каналов Советский патент 1992 года по МПК H04B1/58 

Изобретение относится к технике электрической связи, а именно к устройсувам для разъединения и объединения цифровых каналов.

Известно устройство для разъединения и объединения цифровых каналов, содержащее блоки разъединения и блоки объединения цифровых каналов, включенные между входными шинами цифрового потока и шинами цифровых каналов.

Недостаток известного устройства разъединения и объединения цифровых каналов состоит в значительной сложности его конструкции.

Известно также устройство для разьединения и объединения цифровых каналов, содержащее первый транзистор, эмиттер которого соединен с первым выводом первого резистора, база первого транзистора соединена с первым выводом первого конденсатора, второй резистор, третий резистор, первый вывод которого соединен с входной шиной цифрового потока, второй транзистор, база которого соединена с первым выводом четвертого резистора, эмиттер второго транзистора соединен с первым- выводом пятого резистора, третий транзистор, база которого соединена с первым вы во дом шестого резистора, а эмиттер - с первым выводом седьмого резистора, второй вывод которого подключен к общей шине, которая соединена также с вторыми выводами первого, второго, пятого и восьмого резисторов, с вторым выводом первого конденсатора, с первыми выводами второго и третьего конденсаторов, первый и второй диод, первый и второй трансформаторы, выходную шину цифрового потока, которая соединена с первым выводом девятого рези..стора, десятый, одиннадцатый, двенадцатый и тринадцатый резисторы, первые и вторые шины первого и второгЬ цифровых каналов, первую и вторую входные шины импульсного питания, входную шину порогового напряжения и шину питания.

Недостаток устройства для разъединения и объединения цифровых каналов состоит в значительных временных искажениях коммутируемых сигналов.

Целью изобретения является уменьшение временных искажений коммутируемых сигналов. .

С этой целью в устройстве для разъединения и объединения цифровых каналов, содержащем первый транзистор, эмиттер которого соединен с первым выводом первого резистора, база первого транзистора соединена с первым выводом первого конденсатора, вторбй резистор. Третий резистор, первый вывод которого соединен с

входной шиной цифрового потока, второй транзистор, база которого соединен с первым выводом четвертого резистора, эмиттер второго транзистора соединен с первым

выводом пятого резистора, третий транзистор, база которого соединена с первым выводом шестого резистора, а эмИттер - с первым выводом седьмого резистора, второй вывод которого подключен к общей шине, Которая соёДиненэ также с вторыми выводами первого, второго, пятого и восьмого резисторов, с вторым выводом первого конденсатора, с первыми выводами второго и третьего конденсаторов, первый и второй

5 диоды, первый и второй трансформаторы, выходную шину цифрового потока, которая соединена с первым выводом девятого резистора, десятый, одиннадцатый, двенадцатый и тринадцатыйрезисторы, первые и

0 вторые шины первого и второго цифровых каналов, первую и вторую входные шины импульсного питания, входную шину порогового напряжения и шину питания, коллектор первого транзистора соединен с

5 вторыми выводами восьмого и девятого резисторов и с катодами первого и второго диодов, аноды которых соединены соответственно с первыми выводами десятого и одиннадцатого резисторов и с первыми водами первых обмоток соответственно BTopotro и первого трансформаторов, вторые выводы которых соединены с вторыми выводами соответственно девятого и одиннадцатого резисторов и соответственно с первой

5 и второй входными шинами импульсного питания, вторые обмотки первого и второго трансформаторов подключены первыми выводами к шине питания, а вторыми выводами - к первым шинам соответственно

0 первого и второго цифровых каналов, первые выводы третьих обмоток первого и вто- рого трансформаторов соединены с вторыми шинами соответственно первого и второго цифровых каналов, вторые выводы

5 третьих обмоток первого и второго трансформаторов соединеньг с вторыми выводами соответственно третьего и второго конденсаторов, коллекторами соответственно третьего и (второго транзисторов и

0 первыми выводами еротвётственио тринадцатого и двенадцатого резисторов, вторые выводы которых соединены с эмиттерами соответственно третьего и второго транзисторов, вторые выводы четвертого и шестого резисторов подключены к входной шине порогового напряжения, а вторые выводы второго и Третьего резисторов подключены к базе первого транзистора.

На чертеже изображен Один из возможных вариантов предлагаемого устройс-таа

для разъединения и объединения цифровых каналов.

Устройство содержит первый транзистор 1, эмиттер которого соединен с первым выводом первого резистора 2, второй 3 и третий 4 транзисторы, с второго по тринадцатый резисторы 5-16, первый 17. второй 18 и третий 19 конденсаторы, первый 20 и второй 21 диоды, первый 22 и второй 23 трансформаторы, первую 24 и вторую 25 шины первого цифрового канала, первую 26 и вторую 27 шины второго цифрового канала, входную 28 и выходную 29 шины цифрового потока, первую 30 и вторую 31 входные шины импулъсного питания, входную шину 32 порогового напряжения, шину 33 питания и общую шину 34. При этом, первый трансформатор 22 выполнен с первой 35, второй 36 и третьей 37 обмотками, а второй трансформатор 23 - с первой 28, второй 39 и третьей 40 обмотками.:

В устройстве база первого транзистора 1 соединена с первым выводом первого конденсатора 17, а первый вывод третьего резистора 6 соединен с входной шиной 28 цифрового потока. Базд второго транзистора 3 соединена с первым выводом четвертого резистора 7. Эмиттер второго транзистора 3 соединен с первым выводом пятого резистора 8. База третьего транзистора 4 соединена с первЫМ выводом шестого резистора 9. Эмиттер третьего транзистора 4 соединен с первым выводом седьмого резистора 10, второй вывод которого подключен к общей шине 33, которая соединена также с вторыми выводами первого 1, второго 5, пятого 8 и восьмого 11 резисторов, с вторым выводом первого конденсатора 17 и с первыми выводами второго 18 и третьего 19 конденсаторов. При этом выходная шина 29 цифровая потока соединена с первым выводом девятого резистора 12. .,, .. . ;. :.

В устройстве кроме того, коллектор первого транзистора 1 соединен с вторыми выводами восьмого 11 и девятого 11 резисторов и с катодами первого 20 и второгЬ 21 диодов. Аноды первого 20 и второго 21 диодов соединены с первыми выводами соответственно десятого 13 и одиннадцатого 14 резисторов и с первыми выводами первых обмоток 38 и 35 соответственно второго 23 и первого 22 трансформаторов. Вторые выврДы первых обмоток 38 и 35 второго 23 и первого 22 трансформаторов соединены с вторыми выводами соответственно десятого 13 и одиннадцатого 14 резисторов соответственно с первой 30 и второй 31 входными шинами импульсного питания. Вторые обмотки 36 и 39 первого 22 и второго 23 трансформаторов подключены первыми выводами к шине 33 питания. Вторые обмотки 36 и 39 первого 22 и второго 23 трансформаторов подключены также вторыми выводами к первым шинам 24 и 26 соответственно первого и второго цифровых каналов. Первые выводы третьих обмоток 37 и 40 первого 22 и второго 23 трансформаторов соединены с вторыми шинами 27 и 25 соответственно второго и первого цифровых каналов. Вторые выводы третьих обмоток 37 и 40 первого 22 и второго 23 трансформаторов соединены с вторыми выводами соответственно третьего и второго конденсаторов 19 и 18, с коллекторами соответственно третьего 4 И второго 3 транзисторов и с первыми выводами соответственно тринадцатого 16 и двенадцатого 15 резисторов. Вторые выводы тринадцатого 16 и двенадцатого 15 резисторов соединен ы с эмиттерами соответственно третьего 4 и второго 3 транзисторов. При этом вторые выводы четвертого 7 и шестого 9 резисторов подключены к входной шине 32 порогового напряжения а вторые выводы второго 5 и третьего 6 резисторов подключены к базе первого транзистора 1.

Устройство для разъединения и объединения цифровых каналов работает следующим образом.

Цифровой поток со скоростью передачи 64 кбит/с с входной шины 28 цифрового потока подается на базу первого транзистора 1 посредством третьего 6 и второго 5 резисторов, образующих делитель напряжения. При этом третий резистор 6 и первый конденсатор 17 образуют интегрирующую цепь, обеспечивающую снижение крутизны импульсов цифрового потока.

По первой 30 и второй 31 входным шинам импульсного питания подается импульсное питание, обеспечивающее разделение цифрового потока со скоростью передачи 62 кбит/с на два цифровых канала со скоростью передачи 32 кбит/с. Если импульсное питание появляется на первой входной шийе 30 импульсного питания, то информация проходитчерез второй трансформатор 23 на первую 26 и вторую 27 шины второго цифрового канала. Если импульсное питание появляется на второй входной шине 31 импульсного питания, то информация проходит через первый трансформатор 22 на первую 24 и вторую 25 шины первого цифрового канала. Ответные сигналы, поступающие по первым 29 и 25 и вторым 26 и 27 шинам первого и второго цифровых каналов после преобразования с помощью первого 52 и второго23 трансформаторов суммируются в точке соединения первого 20 и вто