Широтно-импульсный модулятор для управления усилителем мощности Советский патент 1992 года по МПК H03K7/08 

09

ы -ч ел

Изобретение относится к импульсной технике и предназначено для использования в системах управления электроприводами постоянного тока.

Цель изобретения - повышение помехоустойчивости широтно-импульсного модулятора для управления усилителем мощности при малых значениях управляющего напряжения.

На фиг. 1 приведена функциональная схема широтно-импульсного модулятора; на фиг. 2 - схема мостового транзисторного усилителя мощности, управляемого с помощью широтно-импульсного модулятора обозначения: 21-24 - транзисторные ключи; 25 - нагрузка, например двигатель постоянного тока; Еп - напряжение источника питания); на фиг. 3 и 4- временные диаграммы, поясняющие принцип действия широтно-импульсного модулятора для управления усилителем мощности при положительном и отрицательном управляющих сопряжениях соответственно(обозначения; Uy-управ- ляющее напряжение, Т - период следования тактовых импульсов; выходные сигналы элементов модулятора обозначены символом U с индексами, соответствующими номерам элементов на функциональной схеме (на фиг. 1).

Модулятор содержит источник 1 управляющего напряжения, генератор 2 тактовых импульсов, Т-триггер 3, первый 4 и второй 5 коммутаторы, первый 6 и второй 7 формирователи импульсов сброса, первый 8 и второй 9 интеграторы со сбросом, первый 10 и второй 11 компараторы, первый 12 и второй 13 D-триггеры, первый 14 и второй 15 логические элементы 2И-2ИЛИ, источник 16 опорного напряжения, двухвходовой логический элемент ИЛИ 17, ключ 18 с управляемым коэффициентом передачи, первый 19 и второй 20 логические элементы НЕ.

В широтно-импульсном преобразователе для управления мостовым усилителем выход генератора 2 тактовых импульсов соединен с входом Т-триггера 3, прямой и инверсный выходы которого подключены к входам соответственно первого 6 и второго 7 формирователей импульсов сброса, первые и вторые информационные входы первого 4 и второго 5 коммутаторов объединены попарно и подключены к выходам соответственно источника 1 управляющего напряжения и ключа 18 с управляемым коэффициентом передачи, управляющие входы первого 4 и второго 5 коммутаторов подключены соответственно к прямому и инверсному выходам Т-триггера 3, выходы первого 4 и второго 5 коммутаторов подключены к информационным входам соответственно первого 8 и второго 9 интеграторов со сбросом, установочные входы которых подключены к выходам соответственно первого б и второго 7 формирователей импульсов

сброса, а выходы соединены с первыми входами соответственно первого 10 и второго 11 компараторов, вторые входы которых подключены к шине нулевого потенциала, а выходы соединены с D-входами соответст0 венно первого 12 и второго 13 D-триггеров и первыми входами соответственно первого 14 и второго 17 логических элементов 2И- 2ИЛИ, третьи входы которых объединены соответственно с первым и вторым входами

5 логического элемента ИЛИ 16 и подключены к выходам соответственно первого 12 и второго 13 D-триггеров, второй и четвертый входы первого логического элемента 2И- 2ИЛИ 14 объединены соответственно с чет0 вертым и вторым входами второго логического элемента 2И-2ИЛИ 17 и подключены соответственно к прямому и инверсному выходами Т-триггера 3, информационный вход ключа 18 с управля5 емым коэффициентом передачи подключен к выходу источника 1 опорного напряжения, а управляющий вход соединен с выходом логического элемента ИЛИ 16, выходы первого 14 и второго 17 логических элементов

0 2И-2ИЛИ соединены с входами первого 19 и второго 20 логических элементов НЕ, выходы которых совместно с выходами логических элементов 2И-2ИЛИ 14 и 17 являются выходами устройства.

5 Модулятор работает следующим образом.

Генератор 2 тактовых импульсов формирует импульсы с периодом следования Т, которые поступают на вход триггера 3, На

0 прямом и инверсном выходах Т-триггера 3 при этом формируются две противофазные последовательности прямоугольных импульсов с периодом 2Т. Эти последовательности определяют состояние первого и

5 второго коммутаторов 4 и 5. При 1)з - 0, Уз 1ё. где 1/е - напряжение, соответствущее уровню логической единицы, первый коммутатор 4 находится в положении а, а второй 5 - в положении б. При Уз Ьё и 1)з О,

0 наоборот, первый коммутатор 4 находится в положении б, а второй 5 положении а. Кроме того, сигналы Уз и Кз поступают на. входы соответственно первого 6 и второго 7 формирователей импульсов сброса, кото5 рые по отрицательным эффектам входных импульсов формируют короткие импульсы UG и U, устанавливающие интеграторы 8 и 9 в исходное состояние Us 0, Ug 0.

Так как управляющие входы коммутато- ров подключены соответственно к прямому

и инверсному выходам- триггера 3, то они всегда находятся в противоположных состояниях (соответственно а и б или б и а) и подключают к входам интеграторов 8 и 9 поочередно управляющее напряжение Uy или постоянное опорное напряжение -V0 или +1/о, которое формируется на выходе кгюча 18 с управляемым коэффициентом передачи. Таким образом, интеграторы 8 и 9 работают аналогично, но в противофазе. При этом работа каждого интегратора происходит в два такта одинаковой длительности Т. В начальный момент t О первый интегратор 8 выходным импульсом Ue первого формирователя импульсов установлен в состояние Ue 0. На выходе второго интегратора 9 при t 0 имеется начальное напряжение Ug(0). В первом такте при (kt Т на прямом выходе триггера 3 действует сигнал с уровнем логического О, а на ин- версном - логической 1 Ve, следовательно, первый коммутатор 4 находится в состоянии а, а второй коммутатор 5 в состоянии б.

К входу первого интегратора 8 прилОже- но управляющее напряжение Uy, а к входу второго интегратора 9 - постоянное опорное напряжение Uis, поступающее с выхода ключа 18 с управляемым коэффициентом передачи, Знак напряжения Uis определя- ется состоянием логического элемента ИЛИ 17; при Ui 0 Uis Uo, при Uiy Ve Uis -Vo. Состояние логического элемента ИЛИ 17 в свою очередь определяется выходными сигналами первого 12 и второго 13 D- триггеров, которые устанавливаются в зависимости от выходных-напряжений соответственно первого 10 и второго 11 компараторов в моменты времени, соответствующие положительным фронтам импуль- сных последовательностей Us и Уз, поступающих на С-входы D-триггеров 12 и 13 с прямого и инверсного выходов триггера 3.

При положительном управляющем на- пряжении Uy выходное напряжение одного из интеграторов 8 или 9 в моменты, соответствующие тактовым импульсам U2, всегда положительно (фиг. 3). Следовательно, в эти моменты один из D-триггеров 12 или 13 ус- танавливается в состояние, соответствующее действию на его выходе логической 1, и12 1/еили . Следовательно, напряжение на выходе логического элемента ИЛ И

17в этом случае соответствует уровню логи- ческой единицы U те 1/е, и на выходе ключа

18с управляемым коэффициентом передачи действует напряжение Uis -L o.

При отрицательном входном напряжении Uy 0 (фиг. 4) напряжения на выходах

интеграторов 8 и 9 в моменты, соответствующие тактовым импульсам U2. отрицательны. Следовательно, в эти моменты оба D-триггера 12 и 13 устанавливаются в состояния Ui2 0; Uis - 0, сигнал на выходе логического элемента ИЛИ 17 Ui 0 и выходное напряжение ключа 18 с управляемым коэффициентом передали равно Uie 0.

Установка знака опорного напряжения U is ± LO в зависимости от интеграла от выходного управляющего напряжения в моменты, соответствующие тактовым импульсам U2. обеспечивает повышенную помехоустойчивость модулятора по сравнению с известными техническими решениями. На фиг. 3 и 4 приведены временные диаграммы работы предлагаемого модулятора при малом уровне входного управляющего напряжения Uy и действии импульсных помех. Из диаграмм следует, что в случаях, когда входное управляющее напряжение изменяет знак неоднократно в течение одного периода следования тактовых импульсов, выходные напряжения интеграторов 8 и 9 также изменяют знаки, но это не приводит к сбоям широтно-импульс- ного модулятора в течение одного периода.

Рассмотрим работу широтно-импульс- ного модулятора для управления усилителем мощности. При положительном входном управляющем напряжении Uy 0. В первом такте (0 t Т) выходные напряжения первого и второго интеграторов 8 и 9 определяются выражениями соответственно

Us Ке / Uydt; о

Uy U9(0) - Kg / Uodt,

о

где Ks и Kg - коэффициенты передачи интеграторов 8 и 9 соответственно.

Напряжение на выходе первого интегратора 8 при постоянном входном сигнале линейно нарастает по закону Us KsUyt и положительно. На выходе последовательно соединенного с ним компаратора 10 на протяжении всего такта выходное напряжение остается неизменным, равным уровню логической единицы Uio.-fe.

На выходе второго интегратора 9 напряжение изменяется от Uy(0) KgUvT 0 в соответствии с выражением Ug(t) KgUyT - KgUot 0, так как Uie -fo на этом такте. В результате напряжение на выходе второго компаратора 11 в момент времени ti скачком изменится, от Ve до 0. В конце первого такта при t Т выходное напряжение второго интегратора 9 выходным импульсом Uy

второго формирователя 7 импульсов сброса устанавливается в состояние Ug (Т) 0.

Выходное напряжение первого интегратора 8 Us изменяется по закону Us KaUyt, при t Т достигает значения Us(T) KeUyT.

.Во втором такте (Т t 2Т) выходные напряжения первого и второго интеграторов 8 и 9 определяются выражениями соответственно

Us KsUyT - Ks J lodt;

т

/ Vv

0)

Ug Kg J Uydt.

т

Напряжение на выходе первого интегратора 8 линейно изменяется от Ue(0) KeUyT 0 по закону

Us(t) KeUyT - KsU0(t -Т).

В результате напряжение на выходе первого компаратора 10 в момент времени t2 скачком изменится от 7 до 0. Напряжение на выходе второго интегратора 9 при постоянном входном сигнале линейно возрастает и положительно. На выходе компаратора 11 на протяжении всего такта выходное напряжение остается неизменным и равным Un l/e.

В конце второго такта при t 2Т первый интегратор 8 выходным импульсом Ue первого формирователя 6 импульсов сброса установится в исходное состояние Ua(2T) 0.

Выходное напряжение второго интегратора 9 Ug определения выражением

Ug KgUy(t - Т) и при t 2 достигает значения Ug(2T) KgUyT.

Далее процесс периодически повторяется. Выходные импульсы первого и второго компараторов 10 и 11 поступают на первые входы соответственно первого 14 и второго 15 логических элементов 2И-2ИЛИ. На вторых входах элементов действуют сигналы. Ua и Оз с прямого и инверсного выходов Т-триггера 3. На третьих входах первого 14 и второго 15 логических элементов 2И-2ИЛИ действуют сигналы с выходов соответственно первого 12 и второго 13 D- триггеров, которые при положительном управляющем напряжении равны Ui2 i, .

Четвертые входы первого 14 и второго 15 логических элементов 2И-2ИЛИ подключены соответственно к инверсному и прямому выходам Т-триггера 3. Следовательно, в первом такте входные сигналы первого 14 и второго 15 логических элементов 2И-2ИЛИ равны

UBxi5.i Uio 1/e; UBX 15.2 из 0;

Uax 15.3 U12 l/ei Uex 15.4 U3 I e:

UBX 14.1 U11

I е. При 0 t tl ;

О, при ti t T ;

UBX 14.2 U3 be UBX 14.3 UBX 14.4 U3 0.

В результате на выходах первого 14 и второго 15 логических элементов 2И-2ИЛИ в первом такте действуют сигналы

и 14 -v;

U15

Ъе, при 0 .t ti ; О, при ti t Т ;

Изменение состояния первого компаратора 10 в первом такте из-за помех (фиг. 3) не вызывает ложных переключений первого логического элемента 2И-2ИЛИ, так как в этом интервале времени на его втором входе действует сигнал Ua 0. В результате этого обеспечивается повышенная помехоустойчивость модулятора.

Аналогично во втором такте

25

U14

Le, при Т t t2 ; О, при t2 t 2T ;

Выходные импульсы первого 14 и второго 15логическихэлементов2И-2ИЛИпоступают на входы первого и второго логических элементов НЕ 19 и 20, на входах которых формируются импульсные последовательности UIQ Ui4 и U20 Uis. Управляющие

импульсы U14, U15, Uig, U20 поступают .на информационные входы силовых транзисторных ключей 21-24 соответственно. В интервале времени 0 t ti ключи 19 и 20 закрыты, а ключи 21 и 24 открыты. Ток протекает по цепи: плюс источника питания - ключ 21 - нагрузка 25 - ключ 24 - минус источника питания. В интервале времени ti t Т ключи 22 и 24 закрыты, а ключи 21 и 23 открыты. При этом нагрузка закорочена

открытыми ключами 21 и 23. В интервале времени Т t t2 ключи 22 и 23 закрыты, а ключи 21 и 24 открыты. Ток протекает по цепи: плюс источника питания - ключ 21 - нагрузка 25 - ключ 24 - минус источника

питания. В интервале ta t 2Т ключи 21 и 23 закрыты, а ключи 22 и 24 открыты и шунтируют нагрузку.

Таким образом, широтно-импульсный модулятор обеспечивает поочередное управление мостовым усилителем мощности, наиболее эффективное с энергетической точки зрения.

При отрицательном управляющем напряжении Uy 0 процессы аналогичны рас(2)

смотренным. Отличие состоит в том, что подключение нагрузки к источнику питания осуществляется с помощью ключей 22 и 23, при этом ток протекает по цепи: плюс источника питания Еп - ключ 23 - нагрузка 25 - ключ 22 -.минус источника питания. При этом изменяется полярность напряжения на нагрузке 25 (фиг. 4).

Для определения статической характеристики широтно-импульсного модулятора для управления усилителем мощности подставим в уравнение (1) значения t т.2 и решим его относительно т ta Т.

TU

В результате получим т р-

v О

Относительная длительность импульсов при этом равна

т.е. прямо пропорциональна управляющему напряжению.

Таким образом, широтно-импульсный модулятор для управления усилителем мощности отличается, от известных устройств аналогичного назначения повышенной помехоустойчивостью за счет интегрального алгоритма формирования импульсов управления.

Другими важными достоинствами предлагаемого технического решения являются: линейная статическая характеристика, простота конструкции, реализация поочередно-- го алгоритма управления мостовым усилителем.

Таким образом, введение в широтно- импульсный модулятор для управления усилителем .мощности двухвходового логического элемента ИЛИ, двух логических элементов 2И-2ИЛИ, ключа с управляемым коэффициентом передачи, источника опорного напряжения и двух D-триггеров обеспечивает повышение помехоустойчивости при малых значениях управляющего напряжения.

Использование широтно-импульсного модулятора для управления усилителем мощности в различных устройствах промышленной электроники и электротехники позволит улучшить технические характеристики усилительно-преобразовательных устройств.

Формула изобретения

Широтно-импульсный модулятор для управления ус.илителем мощности, содержащий источник управляющего напряжения, последовательно соединенные

генератор тактовых импульсов и Т-триггер, прямой и инверсный выходы которого подключены к входам соответственно первого и второго формирователей импульсов сбро- 5 са, первый и второй коммутаторы, первые информационные входы которых объединены и подключены к выходу источника управляющего напряжения, управляющие входы подключены соответственно к прямому и

10 инверсному выходам Т-триггера, а выходы соединены с информационными входами соответственно первого и второго интеграторов со сбросом, установочные входы которых подключены к выходам соответственно

15 первого и второго формирователей импульсов сброса, а выходы соединены с первыми входами соответственно первого и второго компараторов, вторые входы которых подключены к шине нулевого потенциала, пер20 вый и второй логические элементы НЕ, отличающийся тем, что. с целью повышения помехоустойчивости при малых значениях управляющего напряжения, в него дополнительно введены двухвходовый логический

25 элемент ИЛИ, два логических элемента 2И- 2ИЛИ, ключ с управляемым коэффициентом передачи, источник опорного напряжения, первый и второй О-триггеры, D-входы которых объединены с первыми входами соот30 ветственно первого и второго логических элементов 2И-2ИЛИ и соединены с выходами первого и второго компараторов, С-вхо- ды объединены с вторыми входами соответственно первого и второго логиче35 ских элементов 2И-2ИЛИ и четвертыми входами соответственно второго и первого логических элементов 2И-2ИЛИ и соединены соответственно с прямым и инверсным выходами Т-триггера, выходы первого и вто40 рого Отриггеров подключены к третьим входам соответственно первого и второго логических элементов 2И-2ИЛИ и входам логического элемента ИЛИ, выход которого соединен с управляющим входом ключа с

45 управляемым коэффициентом передачи, информационный вход которого подключен к выходу источника опорного напряжения, а выход соединен с объединенными вторыми входами первого и второго коммутаторов,

50 выходы первого и второго логических элементов 2И-2ИЛИ соединены с входами соответственно первого и второго логических элементов НЕ, выходы которых совместно с выходами логических элементов 2И-2ИЛИ

55 являются выходами устройства.

Фиъ.2

Изобретение относится к импульсной технике и предназначено для использования в системах управления электроприводами постоянного тока. Цель изобретения - повышение помехоустойчивости широтно- импульсного модулятора для управления усилителем мощности при малых значениях управляющего напряжения - достигается введением двухвходового логического элемента ИЛИ 17, двух логических элементов 2И-2ИЛИ 14, 15, ключа 18 с управляемым коэффициентом передачи, источника 16 опорного напряжения, первого и второго D-триггеров 12 и 13. Модулятор также содержит источник 1 управляющего напряжения, генератор 2 тактовых импульсов, Т-триггер 3, первый и второй коммутаторы 4 и 5, первый и второй формирователи 6 и 7 импульсов сброса, первый и второй интеграторы 8 и 9 со сбросом, первый и второй компараторы 10-и 11, первый и второй логические элементы НЕ 19 и 20. 4 ил. (/ С

«6 W,

й/г.З

с: