Устройство для контроля времени выключения тиристоров Советский патент 1992 года по МПК H02H7/12 

Изобретение относится к электротехнике, а именно к устройствам контроля времени выключения тиристоров, и может быть использовано в статических преобразователях для непрерывного контроля времени выключения силовых тиристоров.

Известно устройство для контроля времени выключения тиристора импульсного преобразователя, шунтированного обратным, диодом.

Наиболее близким к изобретению является устройство для контроля времени выключения тиристора импульсного преобразователя, шунтированного обратным диодом, содержащее датчик выходного тока преобразователя и последовательно Соединенные блок измерения времени и блок индикации.

Недостатками этого устройства являются: устройство фиксирует время выключения единичного тиристора;, выходной сигнал устройства не является непрерывным во времени, что затрудняет его использование в системах уп- .равления и регулирования; применение такого устройства требует введения в силовую цепь дополнительного диода с датчиком тока, что усложняет схему контроля, снижает надежность работы, сужает область .использования устройства.

Nj

ГчЭ

сл со

О5

31

Цель изобретения - повышение надежности устройства и расширение области его использования.

Поставленная цель достигается тем что в устройство контроля времени выключения тиристоров введены триггер, два элемента задержки, два элемента совпадения, две дифференцирующие цепи, два блока измерения длительности импульсов, триггер защелка и задатмик порогового значения, а в качестве датчика состояния тиристоров использован преобразователь обратного запирающего напряжения в прямоугольные импульсы, причем вход преобразователя обратного запирающего напряжения з прямоугольные импульсы предназначен для подключения параллельно тиристорам, а выход подключен к входам первого и второго элментов задержки и к счетному входу триггера, прямой выход которого подключен к первому входу первого элемента совпадения и к входу первой дифференцирующей цепи, а инверсный выход триггера подключен к первому входу второго элемента совпадения, к входу второй дифференцирующей цепи и к входу триггера защелка,выходы первого и второго элементов задержки подключены к вторым в.ходам, соответственно, первого и второго элементов совпадения, выходы которых подключе- ны к управляющим входам соответственно первого и второго блоков измерения длительности импульсов, входы сброса которых подключены соответст- венно к выходам первой и второй дифференцирующих цепей, а выходы первого и второго блоков измерения длительности импульсов и прямой выход триггера защелка подключены к первому входу элемента сравнения, второ вход которого через задатчик порогового значения подключен к инверсному выходу триггера защелка, а выход элемента сравнения подключен к входу исполнительного элемента.

На фиг.. 1 представлено предлагавмое устройство контроля времени вы- ключения тиристоров; на фиг. 2 - временные диаграммы выходных сигна- лов элементов схемы с соответствующими цифровыми индексами.

Устройство предназначено для кон- Тропя схемного времени выключения силовых тиристоров, то есть време

5

0

ни, в течение которого тиристоры находятся под обратным запирающим напряжением и может быть использовано,, например, в параллельном инверторе 1 тока.

Преобразователь 2 обратного запирающего напряжения в прямоугольные импульсы, являющийся датчиком состояния тиристоров, осуществляет ограничение величины напряжения, гальваническую развязку с силовыми цепями инвертора и формирование прямоугольных импульсов, равных по длительности соответствующим интервалам времени пребывания тиристорных групп под обратным отрицательным напряжением. .....

Коммутатор 3 каналов измерения предназначен для обеспечения очередности включения каждого из двух каналов измерения длительности импульсов и для формирования сигнала сброса результата измерения. Он содержит триггер 6 со счетным входом, управляющий двумя элементами 7 и 10 совпадения. На вторые входы элементов совпадения поступают импульсы, длительность которых необходимо измерить. Изменение состояния триггера происхо-; дит каждый раз по спаду входного импульса. Элементы k и 5 задержки синхронизируют появление импульсов на входах элементов совпадения, компенсируя задержку срабатывания триггера во времени. Сигнал сброса результата измерений формируется дифференцирующими цепями 8 и 9.,

Блок 11 измерения и памяти длитель-,1 ности импульсов содержит два идентйч-. ных блока 12 и 13 для измерения дли- / тельности импульсов, в качестве которых могут быть использованы неинвертирующие интеграторы, выполненные на операционных усилителях с высоким входным сопротивлением и содержащие разрядные ключи для сброса результата интегрирования. Диодные ключи И и 15 предотвращают взаимное щун- тирование выходных цепей интеграторов.

Блок 21 формирования сигнала управления и защиты осуществляет сравнение измеренного значения времени выключения, представленного в качестве выходного напряжения интеграторов, с допустимым пороговым значением данного параметра, .устанавливаемым

5

0

5

5

Ь17

задатчиком 19 порогового значения и в случае уменьшения напряжения интеграторов до уровня ниже порогового, выдает сигнал на исполнительный элемент 20. В качестве элемента 17 сравнения может быть использован компаратор..:Триггер 16 однократного срабаты

10

15

20

25

30

вания типа защелка служит для блокирования устройства сравнения и задатчика порогового значения с целью предотвращения срабатывания исполнительного устройства до включения инвертора и появления импульсов на выходе преобразователя 2. Он изменяет свое состояние на разрешающее только после того, как проинтегрирован второй по счету импульс. После срабатывания триггер сохраняет своё состояние неизменным. При .этом диодный ключ 18 исключает влияние триггера защелка на входные цепи устройства сравнения.

Использование выходного сигнала триггера защелка в качестве сигнала запрета для задатчика 19 допустимого порогового значения позволяет исключить появление выбросов напряжения на выходе устройства сравнения при включении источника питания.

Устройство работает следующим образом. . - . . :-;-.

После подключения устройства к источнику питания при неработающем параллельном инверторе тока 1 триггеры 6 и 1б устанавливаются в состояние с логической единицей на верхних (фиг. 1) выходах. Продифференцированный цепью 8 фронт выходного импульса триггера 6 открывает разрядный ключ интегратора 12, разряжая его зарядную емкость. Триггер 16 устанавливает на сигнальном входе элемента 17 сравнения уровень напряжения логй- 45 ческой единицы и отключает задатчик логическим нулем. На всех остальных входах и выходах элементов схемы при- . сутствует логический ноль.

После запуска параллельного инвертора 1 тока на входе преобразователя 2 обратного запирающего напряжения появляется напряжение, снимаемое с.мо35

40

50

Условие совпадения при поступлении первого импульса выполняется на входах элемента 7, следовательно, на выходе элемента 7 появится высокий л гический уровень напряжения, который поступит на вход интегратора 12. Начнется процесс заряда емкости ратора 12 и на выходе его появится н пряжение, которое с достаточной степенью точности может быть записано, как U4 kt -t6y, где: k - коэффициент, определяемый постоянной времени интегратора; время действия импульса, равное времени выключения группы тиристоров.

По спаду первого входного импульса триггер 6 изменит свое состояние На верхнем no:схеме выходе триггера появится логический ноль, на нижнем - логическая единица. Под воздей ствием продифференцированного цепью 9 фронта выходного импульса (с нижнего по схеме выхода триггера 6) откроется разрядный ключ интегратора 13 и разрядится его зарядная емкость Интегратор 13 готов к интегрированию очередного импульса,.поступившего на его вход с выхода блока 2 че рез элемент 5 задержки и элемент 10 совпадения. .

В результате .интегрирования на выходе интегратора появится напряжение. tSЈ, зависящее, от времени выключения очередной группы тиристоров. .

Затем по спаду второго входного импульса произойдет изменение состоя ния триггеров, а по спаду его выходного импульса на нижнем по ххеме выхода - изменение состояния триггер 16. На верхнем по схеме выходе гера 6 установится логическая единица, на нижнем - логический ноль.

Триггер 1.6 придет в состояние, соответствующее логическому нулю на верхнем по схеме выходе, единице на нижнем и установится на защелку. В результате этого снимается блокировка с элемента 17 сравнения и прои

ста инвертора. Это напряжение преобразуется в- прямоугольные импульсы по- 55ходит включение задатчика 19 допу- стоянной амплитуды, длительность, ко-стимого порогового значения, т.е. торых равна времени пребывания тирис-,элемент сравнения начинает осуцест- торов под обратным напряжением, ко-влять операцию сравнения напряжений,

0

5

0

5

0

5 .

5

0

0

горые поступают на счетный вход триггера б и через элементы 4 и 5 задержки - на входы двухвходовых элементов и 10 совпадения.

Условие совпадения при поступлении первого импульса выполняется на входах элемента 7, следовательно, на выходе элемента 7 появится высокий логический уровень напряжения, который поступит на вход интегратора 12. Начнется процесс заряда емкости ратора 12 и на выходе его появится напряжение, которое с достаточной степенью точности может быть записано, как U4 kt -t6y, где: k - коэффициент, определяемый постоянной времени интегратора; время действия импульса, равное времени выключения группы тиристоров.

По спаду первого входного импульса триггер 6 изменит свое состояние. На верхнем no:схеме выходе триггера появится логический ноль, на нижнем - логическая единица. Под воздействием продифференцированного цепью 9 фронта выходного импульса (с нижнего по схеме выхода триггера 6) откроется разрядный ключ интегратора 13 и разрядится его зарядная емкость. Интегратор 13 готов к интегрированию очередного импульса,.поступившего на его вход с выхода блока 2 через элемент 5 задержки и элемент 10 совпадения. .

В результате .интегрирования на выходе интегратора появится напряжение. tSЈ, зависящее, от времени выключения очередной группы тиристоров. .

Затем по спаду второго входного импульса произойдет изменение состояния триггеров, а по спаду его выходного импульса на нижнем по ххеме выхода - изменение состояния триггера 16. На верхнем по схеме выходе гера 6 установится логическая единица, на нижнем - логический ноль.

Триггер 1.6 придет в состояние, соответствующее логическому нулю на верхнем по схеме выходе, единице на нижнем и установится на защелку. В результате этого снимается блокировка с элемента 17 сравнения и проис5ходит включение задатчика 19 допу- стимого порогового значения, т.е. элемент сравнения начинает осуцест- влять операцию сравнения напряжений,

717

поступающих на его выходы. При этом реализуется операция вычитания

Au-u(te)-u5,

т.е. измеренное значение схемного времени выключения сравнивается с допустимым значением данного параметра и происходит срабатывание исполнительного устройства. Кроме того, выходной сигнал устройства U(tB), практически линейно зависящий от времени выключения тиристоров, в дальнейшем может быть использован в системе управления и регулирования инвертором (на фиг. 1 не показана), что, в конечном счете, позволяет не допускать режима опрокидывания инвертора при приближении времени выключения тиристоров к предельно допу- стимому его значению.Технико-экономическая эффективность устройства обеспечивается г олуцением непрерывного во времени, линейно изменяющегося сигнала контроля вре- мени выключения тиристорных групп с возможностью использования его.для yn равления и регулирования режимом рабо ты преобразовательных устройств, в частности, параллельных инверторов тока, что в конечном итоге позволяет избежать аварийных режимов опрокидывания и повысить надежность работы преобразователей в целом.

Фор мул а и з о б р е т е н и я

Устройство для контроля времени выключения тиристоров, содержащее датчик состояния тиристоров, элемент сравнения и исполнительный элемент,, отличающееся тем, что, с целью повышения надежности и расширения области использования, в него

68

введены триггер, два элемента задержки, два элемента совпадения, две дифференцирующие цепи, два блока измерения длительности импульсов, триггер Защелка и задатчик порогового значения, а в качестве датчика состояния тиристоров использован преобразователь обратного запирающего напряжения в прямоугольные импульсы, причем вход преобразователя обратного запирающего напряжения в прямоугольные импульсы предназначен для подключения параллельно тиристорам, а выход подключен к входам первого и второго элементов задержки, и к счетному входу триггера, прямой выход которого подключен к первому входу первого элемента совпадения и к входу первой дифференцирующей цепи, а инверсный выход триггера подключен к первому входу второго элемента совпадения, к входу второй дифференцирующей цепи и к входу триггера Защелка, выходы первого и второго элементов задержки подключены ко вторым входам соответственно первого и второго элементов совпадения, выходы которых подключены к управляющим вхо- дам, соответственно, первого и второго блоков измерения длительности импульсов, входы сброса которых подключены, соответственно, к выходам первой и второй дифференцирующих цепей, а выходы первого и второго блоков; измерения длительности импульсов и прямой выход триггера защелка подг ключены к первому входу элемента сравч нения, инверсный выход триггера эа- щелка соединен с управляющим входом задатчика порогового значения, выход которого соединен с вторым входом элё мента сравнения, а выход элемента сравнения подключен к -входу исполу нительного элемента.

Изобретение относится к электротехнике. Целью,изобретения является повышение надежности и расширение области использования. Устройство контролирует информационный сигнал функционально связанный с напряжением на тиристорах, осуществляет двухтактное измерение .и запоминание дли- , тельности нормированных по амплитуде прямоугольных импульсов, равных по длительности времени пребывания тиристоров под обратным напряжением, и сравнивает измеренное время с допустимым пороговым значением. Устройство содержит преобразователь обратного запирающего напряжения в прямоугольные импульсы, коммутатор каналов измерения, включающий блоки измерения и памяти, имеет аналоговый выход, на котором формируется сигнал, пропорциональный времени выключения тиристоров, и выход, на котором формируется сигнал снижения врег мени выключения ниже порогового значения. 2 ил. с Sfi С/)