Устройство для фиксации временного положения импульса Советский патент 1988 года по МПК H03K5/13 H03K3/64 

Изобретение относится к импульсной технике и может быть использовано при построении систем временного анализа ядерно-физического, оп- тико-физического и т.д.

Цель изобретения - повышение точности фиксации временного положения импульса.

На фиг. 1 представлена структур- ная схема устройства для фиксации временного положения импульсовi на фиг. 2 - временные диаграммы работы для случаев сигналов различной амплитуды и длительности.

Устройство содержит входную клемму 1, компараторы 2-7 напряжений, дифференцирующую цепь 8, источники 9-11 опорных напряжений, резистив- ный делитель 12 напряжения, тригге- ры 13-16, генераторы 17-19 тока,ключ 20, накопительный конденсатор 21,элемент 22 задержки, преобразователь 23 время - амплитуда, блок 24 вычитания элемент 25 совпадений, инвертор 26 и выходную клемму 27.

Входная кле мма 1 устройства соединена с первыми входами к омпарато- ров 2-5, компаратор 2 соединен вторым входом с выходом источника 9 и с первым входом делителя 12, второй вход которого подключен к общей шине, выход компаратора 2 подключен через дифференцирующую цепь 8 к входу установки единицы триггера 16, выход которого подключен к выходной клемме 27, выходы компараторов 3 и 4 соединены соответственно с входа- ми установки единицы триггера 13 и со стоп-входом преобразователя 23, выход компаратора 5 соединен со стар входом преобразователя 23, входом установки единицы триггера j4 и через инвертор 26 - с вторым входом элемента 25 соединения, выход триггера 13 подключен к второму входу генератора 17 тока непосредственно и к тактовому входу триггера 15 через элемент 22 задержки, вьпсод триггера 14 соединен с первым входом ге- нератора 17 тока, с входом генератор тока 18 и управляющим входом ключа 20, выход преобразователя 23 соеди- иен с первым входом блока 24 вычитания, второй вход которого соединен с источником 10 опорного напряжения, а выход подключен к второму входу компаратора 7, выход которого соединен с D-входом триггера 15, ключ 20 подключен параллельно накопительному коденсатору 21, соединенному одной обкладкой с общей шиной, а второй - с первыми входами компараторов 6 и 7 и выходами.генераторов 17-19 тока.Второй вход компаратора 6 подключен к источнику II опорного напряжения, а выход соединен с первым входом эле мента 25 совпадения и входами установки нуля триггеров 15 и 16, выход триггера 15 соединен с входом генератора 19 тока, а выход элемента 25 совпадений - с входами установки нуля триггеров 13 и 14 и входом сброса преобразователя 23.

На временной диаграмме работы устройства (фиг. 2) показаны; а - входные сигналы с различающимися амплитудами и длительностями, б,в,г,д - сигналы на выходах компараторов соответственно 5,4,3,2, е,ж,з - сигналы на выходах триггеров соответственно 14,13,15; и - сигналы на выходах преобразователя время - амплитуда 23(а ) и на накопительном конденсаторе 21 (б ), к - выходные сигналы триггера 16J л, м - сигналы на выходах компараторов 7 (для случая отрицательного опорного напряжения источника 10),и 6; н - выходные сигналы элемента 25 совпадения. Все изображенные сигналы даны в положительной полярности.

Устройство работает следующим образом.

На вход компаратора 2 с источника 9 подается потенциал Ц , определяющий минимальную амплитуду регистрируемых сигналов. На входы компараторов 3-5 с резистивного делителя 12 напряжения подаются уровни напряжения Uj , и,) и Uj , выбранные, исходя из соотношений: U IL U из о; и {Uj+U)/2. На выходах упомянутых компараторов в отсутствии входного сигнала имеется потенциал логического нуля, триггеры 13- 16 находятся в нулевом состоянии. Выходные сигналы триггеров 14 и 15 в исходном состоянии удерживают выключенными генераторы 17-19, а ключ 20 - включенным, вследствие чего накопительный конденсатор 21 находится в разряженном состоянии.

I

Входной фиксируемьй сигнал подается через клемму 1 одновременно на первые входы компараторов 2-5, которые формируют на своих выходах перепады напряжений в моменты превышения мгновенным значением фиксируемого сигнала соответствующих порого- вых уровней напряжения. Первым из них срабатьгаает компаратор 5. Его выходной сигнал устанавливает в единичное состояние триггер 14, запускативном случае. Результат сравнения потенциалов накопительного конденсатора 21 и блока 24 вычитания анализируется и запоминается D-триггером 15. Эта операция выполняется по фронту сигнала триггера 13, задержанному элементом 22 задержки на время переходных процессов в генераторе 17

Изобретение может быть использовано при построении систем статистического временного анализа ядерно-физического , оптико-Физического, лазерно-локационного и др. назначений. Цель изобретения - повышение точности фиксации временного положения импульса. Устройство содержит .входную клемму 1, компараторы 2-5 | напряжений, источники 9-1,1 опорного напряжения, резистивный делитель 12 напряжения, дифференцирую цую цепь 8, генераторы 17 и 18 тока, накопительный конденсатор 21, триггер 13 и выходную клемму 27. В устройство введены компараторы 6 и 7, триггеры 14- 16, преобразователь 23 время - амплитуда, блок 24 вычитания, генератор 19 тока, элемент 25 совпадений, инвертор 26 и злемент 22 задержки. Введение перечисленных элементов с соответствующими связями дает возможность в предложенном устройстве оценивать кривизну фронта фиксируемых сигналов и автоматически перестраивать параметры устройства таким об- Iразом, чтобы уменьшить общий разброс временных положений выходных импульсов, обусловленный изменениями длительности и формы входных воздействий. 2 ил. 2.7 -4 о (Л 4 00 | со О5 иг.1

ет преобразователь 23 время - амплиту- д тока и компараторе 7 и поступающему да и через инвертор 26 блокирует эле- на тактозьй вход триггера 15. Выход- мент 25 совпадения. По единичному

20

совпадения.

состоянию триггера 14 закрывается ключ 20 и включаются одновременно генераторы 17 и 18 тока. Накопитель- 15 ный конденсатор 21 начинает при этом линейно заряжаться суммарным током упомянутых генераторов тока со скоростью (,. При превьшении фиксируемым сигналом порогового уровня U компаратора 3 устанавливается в единичное состояние триггер 13 и выключается генератор 17 тока. Накопительный конденсатор 21 с этого момента продолжает заряжаться только от генератора 17 тока со скоростью i Х- Между моментами срабатьшания компараторов 5 и 3 по сигналу компаратор 4 выключается преобразователь 23 время - амплитуда и на его выходе фиксируется потенциал и„дд , пропор- циональньй временному интервалу между моментами перехода входным сигналом пороговых уровней U и Щ . Коэффициент передачи преобразователя 23 выбирается равным удвоенному значению с и поэтому при фиксации сигналов с линейно нарастающим фронтом величина UnoA оказывается равной уровню потенциала на накопительном конным потенциалом триггера I5 управляется генератор 19 тока. Он включается в случае, если упомянутый триггер переходит в единичное состояние

Таким образом, в зависимости от формы фиксируемого сигнала, заряд накопительноБО конденсатора 21 пос- Ле поступления на тактовый вход триггера 15 синхронизирующего сигнала с элемента 22 задержки може т продолжаться с двумя разными скоростями. Если фронт нарастания фиксируемого сигнала описывается функцией с поло25. жительной второй производной, то накопительный ковденсатор 21 продолжает заряжаться с прежней скоростью Для сигналов с /j О в момент переключения триггера 15 скорость за30 ряда накопительного конденсатора 21 увеличивается. Значение, при котором происходит смена скорости заряда накопительного конденсатора 21, может и отличаться от нуля. Оно опти3g мизируется путем подбора напряжения источника опорного напряжения таким образом, что для заданного класса форм регистрируемых сигналов минимизировать суммарную неопределенность мо40 ментов их време- П(ой фиксации. Если переключение скорости заряда осуществляется при О (линейно нарастающий сигнал), упомянутое опорное напряжение выбирается равным приращеденсаторе 21 и, достигнутому к моменту выключения генератора 17 тока. При регистрации сигналов, фронт которых описьшается функцией с положительной второй производной у1, Упвл UH. Если имеет значение меньше нуля, то и„ .

Выходной сигнал преобразователя

23складывается при помощи блока 24 вычитания с опорным напряжением источника 10 и рез ультат суммирования подается на вход компаратора 7. Последний сравнивает его с потенциалом накопительного конденсатора 21. Если потенциал накопительного конденсатора 21 UH превьпчает потенциал блока

24вычитания U, то на выходе компаратора 7 пояпляется уровень логической единицы и нулевой уровень в протока и компараторе 7 и поступающему на тактозьй вход триггера 15. Выход-

ным потенциалом триггера I5 управляется генератор 19 тока. Он включается в случае, если упомянутый триггер переходит в единичное состояние.

Таким образом, в зависимости от формы фиксируемого сигнала, заряд накопительноБО конденсатора 21 пос- Ле поступления на тактовый вход триггера 15 синхронизирующего сигнала с элемента 22 задержки може т продолжаться с двумя разными скоростями. Если фронт нарастания фиксируемого сигнала описывается функцией с положительной второй производной, то накопительный ковденсатор 21 продолжает заряжаться с прежней скоростью Для сигналов с /j О в момент переключения триггера 15 скорость заряда накопительного конденсатора 21 увеличивается. Значение, при котором происходит смена скорости заряда накопительного конденсатора 21, может и отличаться от нуля. Оно оптимизируется путем подбора напряжения источника опорного напряжения таким образом, что для заданного класса форм регистрируемых сигналов минимизировать суммарную неопределенность моментов их време- П(ой фиксации. Если переключение скорости заряда осущестляется при О (линейно нарастаюий сигнал), упомянутое опорное наряжение выбирается равным приращеию потенциала накопительного тсон- енсатора 21 за время задержки сигала в цепи: компаратор 7, триггер 15, генератор 19 тока.

Второй этап заряда накопительного конденсатора 21 продолжается до превышения его потенциалом порогового уровня напряжения Uo, установенного источником 1I опорного на- пряжения. В момент превышения на выходе компаратора 6 формируется перепад напряжения, которым сбрасьшаются триггеры 15 и 16. Последний устанавливается в единичное состояние про51

дифференцированным,выходным сигналом компаратора 2 по фронту входного сигнала в случае, если его амплитуда превышает уровень-напряжения источника 9. Спад выходного импульса триггера 16 при его переключении в нулевое состояние фиксирует временное пс ложение входного сигнала устройства. Его временное положение относительно начала входного воздействия с точностью до постоянной составляющей, определяемой величиной задержки сигнала в элементе 22 задержки, триггере 15 и генераторе 19 тока.

Выходной сигнал компаратора 6 единичного уровня поступает также на вход элемента 25 совпадения и если на его другом входе присутствует потенциал логической единицы с выхода инвертора 26 (фиксируемый сигнал окончился), сбрасьгоает триггеры 13 и 14 и преобразователь 23 время - амплитуда. Устройство приводится при этом в исходное состояние. Если к моменту срабатьгоания компаратора 6 входной сигнал еще не закончился и на выходе инвертора 26 присутствует потенциал блокировки, то сброс триггеров 13 и 14 и преобразователя 24 время - амплитуда и возврат устройства в исходное состояние задерживаются до окончания выходного си-гна- ла компаратора 5.

Формула изобретения

Устройство для фиксации временного положения импульса, содержащее первьш и второй источники опорных напряжений, первый, второй, третий и четвертый компараторы напряжений, первый и второй генераторы тока, дифференцирующую цепь, резистивный делитель напряжения, ключ, накопительный конденсатор и первый триггер, первый вход которого подключен через дифференцирующую цепь к выходу первого компаратора напряжений, второй вход первого триггера подключен к выходу четвертого компаратора напряжений, первый вход которого подключен к первой обкладке накопительного конденсатора, к первому входу Ключа и к выходам первого и второго генераторов тока, второй вход четвертого компаратора напряжений соединен с выходом второго источника опорньрс напряжений,вход второго ге79766

нератора тока соединен с первь:м входом первого генератора тока, первые входы первого, второЛ и третьего компараторов напряжений объединены и подключены к входной клемме, выход первого источника опорных напряжений соединен с входом резис- тивного делителя напряжений и с вто0 рым входом первого компаратора напряжений, вторые входы второго и третьего компараторов напряжений соединены соответственно с первым и BTopbiM выходами резистивного дели15 теля напряжений, второй вход которого подключен к общей шине, вторая обкладка.конденсатора и ключ подключен к общей шине, отличаю- щ е е с я тем,.что5 с целью повы20 шения точности фиксации временного положения импульса, в него введены пятый и шестой компараторы напряжений, второй, третий и четвертый триггеры, третий генератор тока,

25 преобразователь время -.амплитуда, блок вычитания, элемент задержки, инвертор и элемент совпадения, причем первьй вход пятого компаратора напряжений соединен с входной клеммой,

30 а второй вход соединен с третьим вы- ходом резистиБНого делителя напряжений, выходы второго, третьего и пятого компараторов напряжений подключены соответственно к первым входам

2g второго триггера, преобразователя время - амплитуда и третьего триггера , второй вход которого соединен с вторыми входами преобразователя время-амплитуда, второго триггера и

40 с выходом элемента совпадения, первый вход которого через инвертор подключен к выходу пятого компаратора напряжений и к третьему входу преобразователя время - амплитуда, вы45 од которого подключен -к первому входу блока вычитания, второй вход которого соединен с выходом первого источника опорных напряжений, выход второго триггера соединен через элемент

50 задержки с первым входом четвертого трр.ггера и с вторым входом первого генератора тока, выход которого подключен через третий генератор тока к выходу четвертого триггера и к 55 первому входу-шестого компаратора на- пряжений, второй вход которого соединен с выходом блока вычитания, а вькод соединен с вторым входом четвертого триггера, третий вход которого соединен с выходом четвертого компаратора напряжений и с вторь м входом элемента совпадения, выход

Л,

третьего триггера подключен к входу второго генератора тока и управ- ляющему входу ключа.

Фие.2