Устройство для передачи и приема дискретных сигналов Советский патент 1992 года по МПК H04L27/18 

Изобретение относится к Электросвязи и может быть использовано для передачи и приема дискретных сигналов по проводкам и радиоканалам.

Целью изобретения является повышение помехоустойчивости.

На фиг.1 и 2 представлены соответст- пенно структурные электрические схема передающей и приемной сторон устройства передачи и приема дискретных сигналов; на фиг.З - структурная электрическая схема передающего блока регистров; на фиг.4 - структурная электрическая схема формирователя управляющих сигналов; на фиг.5 - структурная электрическая -схема первого частотного детектора.

Передающая сторона устройства передачи и приема дискретных сигналов содержит блок относительного перекодирования 1, опорный генератор 2, передающий блок регистров 3, формирователь 4 тактовых импульсов, формирователь 5 циклов импульсов, формирователь управляющих сигналов, генератора 7-9 несущих частот, блок ключей 10, фазовый манипулятор 11. коммутатор 12.

Приемная сторона устройства для передачи и приема дискретных сигналов содержит фазовый детектор 13, первый блок частотных детекторов 14, квадратичный детектор 15, формирователь 16 тактовых импульсов фазовращатель 17, второй частотный детектор 18, формирователь 19 цикловых импульсов, интегратор 20, временной селектор 21, блок D-триггеров 22, блок задержки 23, сумматор 24, первый, второй и третий D-триггеры 25-27, приемный блок регистров 28.

Блок ключей 10 содержит ключи 29-34. Фазовый детектор 13 содержит перемножитель 35 и блок задержки 36.

Квадратичный детектор 15 содержит смеситель 37 и блок задержки 38.

Временной селектор 21 содержит элемент НЕ 39, элемент И 40 и 41.

Блок D-триггеров 22 содержит D-тригге- ра 42 и 43.

Передающий блок регистров 3 содержит регистра 44 и 45 сдвига, блок ключей 46, элемент И 47.

Формирователь 6 управляющих сигналов содержит инвертор 48, элемента И 49- 56, D-триггеры 57-62.

Первый частотный детектор 14 содержит блок 63-65 частотного детектирования, формирователи 66-68 коротких импульсов; сумматор 69, D-триггер 70.

Блоки частотного детектирования 63- 65 содержат индуктивность 71. конденсатора 72-76, диода 77-79, резисторы 80 и 81.

Устройство для передачи и приема дискретных сигналов работает следующим образом.

На передающей стороне дискретный

сигнал, подлежащий передаче, входной сигнал, в виде логических О и 1 поступает одновременно в формирователь 6 и передающий блок регистров 3, с выхода которого сигнал поступает на блок относительного

0 перекодирования 1, осуществляющий перемножение поочередно двух соседних нечет- ных и двух соседних четных посылок дискретного сигнала (фиг.1). В фазовом манипуляторе 11 осуществляется манипуля5 ция фаз несущих колебаний, поступающих с выхода коммутатора 12. На информационных входах коммутатора 12 формирование несущих частот осуществляется посредством ключей 29-34 и формирователя б, кото0 рый представляет собой по.существу управляемый шифратор (фиг.4).

При этом выходной сигнал коммутатора будет состоять из отрезков чередующихся несущих частот: в первом цикле - частот fi

5 и f2, а во втором цикле - частот fi и fa, причем первый и второй циклы также чередуются.

Передающий блок регистров 3 (фиг.З) работает следующим образом. Посылки

0 входного сигнала, поступающие на вход регистра 44 в виде последовательного кода, преобразуются в параллельный код со сдвигом вправо.

Управление блоком ключей 46 осущест5 вляется посредством элемента И 47, на первый вход которого поступают посылки с выхода второго разряда регистра 44, а на второй вход элемента И 47 - цикловой синхросигнал с выхода формирователя 5.

0 Цикловой синхросигнз-т является разрешающим, а первая нечетная посылка в каждом цикле является непосредственно управляющим сигналом для блока ключей 46.

При выходном сигнале О элемента И

5 47. выходы 01 и 02 регистра 44 соответственно будут подключены к информационным входам Д1 и Д2 регистра 45, т.е. посылки проходят через регистры 44 и 45 без каких-либо изменений, что соответству0 ет передаче во втором цикле несущей частоты на месте первой нечетной посылки, когда на выходе элемента И 47 появится 1, то выходы 01 и 02 регистра 44 соответственно будут подключены соответственно к инфор5 мационным входом Д2 и Д1 регистра 45 (перекрестное соединение цепей), т.е. первая нечетная и первая четная посылки поменяются местами, что соответствует передаче во втором цикле несущей частоты fs, но уже на месте первой четной посылки.

Входной фазоманипулированный сигнал, сформированный на передающей стороне, поступает на фазовый детектор 13, первый блок частотных детекторов 14 и квадратичный детектор 15.

В фазовом детекторе 13 посредством блока задержки 36 на время, равное длительности двух посылок, создается опорное колебание для работы перемножителл 35, т.е. осуществляется детектирование по методу сравнение фаз (автокорреляционный прием), с выхода которого информационные посылки поступают на интегратор 20. На выходе первого блока частотных детекторов 14 (фиг.5) выделяется сигнал типа меандр с частотой манипуляции несущих частот.

Блоки 63-65 идентичны по построению и отличаются друг от друга лишь резонансной частотой настройки колебательных контуров.

В первом цикле принимаемого сигнала на выходе блока 63 выделяется сигнал типа меандр, на выходе блока 64 выделяется также меандр, но инверсный, а на выходе блока 65 - постоянное напряжение. Сумматор 69 выделяет короткие импульсы, соответствующие границам посылок. Эти короткие импульсы поступают на С-вход D- триггера 70, работающий в счетном режиме, на выходе которого вновь формируется сигнал типа меандр с тактовой частотой. Перед началом сеанса связи D-триггер 70 устанавливается в ноль по В-входу, поэтому выделенная тактовая частота всегда начинается с отрицательного полупериода (это будет важно при восстановлении искаженной посылки). Процесс выделения тактовых импульсов происходит аналогично и при других сочетаниях пэр несущих частот на входе первого блока частотных детекторов 14, отличие заключается лишь в том, что сигналы на выходах блоков 63-65 будет меняться местами.

Далее с выхода первого блока частотных детекторов 14 сигнал тактовой частоты поступает одновременно на вход фазовращателя 17 и формирователя 16, который формирует две последовательности коротких импульсов, сдвинутые относительно друг друга на половину такта.

В квадратном детекторе 15 посредством блока задержки 38 на время, равное длительности двух посылок, создается опорное колебание для работы смесителя 37. На выходе смесителя 37 выделяется цикловой синхросигнал в виде разностной частоты AFi fi -fa fa - fi. либо AF2 ft - - fa f3 - fi, либо А РЗ - 2 - fa fa - f2. Эта разностная частота поступает на вход второго блока частотных детекторов 18, например, фильтрового типа, нз выходе которого в соответствии AFi, ДР2, ДРз выделяется цикловой синхросигнал с переменным пе- 5 риодом, но постоянной длительностью, равной длительности положительного полупериода тактовой частоты.

Цикловой синхросигнал с переменным периодом прыгающий цикловой синхро- 10 сигнал используется для восстановления искаженного бита и преобразуется всигнсш с постоянным периодом и синхронный с информационными посылками, соответствующий переданному. Первая последо- 15 вательность тактовых импульсов, соответствующая границам посылок, с выхода формирователя 16 поступает на сбросовый вход интегратора 20 и осуществляет его сброс на границах посылок. С выхода интег0 ратора 20 детектированные посылки поступают на информационный вход второго триггера 26, который работает в режиме повторителя, тактируемый второй последовательностью импульсов с формирователя 16.

5 Тактовая частота типа меандр с выхода первого блока частотных детекторов 14 через фазовращатель 17 поступает на вход элемента НЕ 39 и на первый вход элемента 14 41. Фазовращатель 17 необходим для ком0 пенсации фазовых сдвигов, возникающие в первом блоке частотных детекторов 14, в квадратичном детекторе 15, и во втором блоке частотных детекторов 18 Одновременно цикловой синхросигнал с выхода по5 следнего с переменным периодом поступает через формирователь 19 на элементы И 40 и 41, Формирователь 19 служит для увеличения крутизны фронтов циклового импульса, сохраняя его длительность.

0 При этом на выходе элемента И 40 выделяются только цикловые импульсы, переданные на месте первой нечетной посылки, а на выходе элемента И 41 - только нз- месте первой четной посылки.

5 Цикловые импульсы, прошедшие временную селекцию, с выхода элементов И 40 и 41 проходят соответственно через D-три- геры 42 и 43 на R-вход, S-вход второго D- триггера 26. При этом цикловые импульсы с

0 выхода элемента И 40 устанавливают принудительно второй D-триггер 26 в состоянии О на время длительности одной посылки, а с выхода элемента И 41 - в состояние 1, т.е, осуществляется процесс

5 восстановления искаженной посылки. Далее дискретный сигнал с выхода второго D-триггера 26 поступает в приемный блок регистров 28, который идентичен по схеме передающему блоку регистров 3 При этом управление блоком ключей 46 осуществляется цикловым синхроимпульсом непосредственно, соответствующим месту первой четной посыл кил е с выхода элемента И 41.

Таким образом, на выходе приемного блока регистров 28 выделяются информационные посылки

Блок задержки 23 и сумматор 24 служба для преобразования цикловых импульсов с переменным периодом в импульсы с постоянным периодом, первый D-триггер 25 -для временной привязки этих импульсов с информационными посылками на выходе приемного блока регистров 28

Формула изобретения Устройство для передачи и приема дискретных сигналов, содержащее на передающей стороне последовательно соединенные генератор несущей частоты, блок ключей, коммутатор и фазовый манипулятор, а также опорный генератор, формирователь тактовых импульсов, блок относительного перекодирования и другие генераторы несущих частот, выходы которых подсоединены к соответствующим информационным входам блока ключей, выходы формирователя тактовых импульсов и блока относительного перекодирования подсоединены соответственно к управляющему входу коммутатора и информационному входу фазового манипулятора, а выход опорного генератора подсоединен к входам генераторов несущих частот, причем выход фазового манипулятора является линейным выходом устройства, на приемной стороне - последовательно соединенные первый частотный детектор, формирователь тактовых импульсов и интегратор, последовательно соединенные квадратичный детектор второй частотный детектор и формирователь цикловых импульсов, а также фазовый детектор, вход которого подключен к входам первого частотного детектора и квадратичного детектора, выход фазового детектора подсоединен к информационному входу интегратора, причем вход фазового детектора является линейным входом приемной части устройства, отличающееся тем, что, с целью повышения помехоустойчивости, на передающей стороне введены последовательно соединенные формирователь цикловых импульсов и передающий блок регистров, а также формирователь управляющих сигналов, при

этом информационный вход, вход синхросигнала и выходы формирователя управляющих сигналов подключены соответственно к информационному входу передающего блока регистров, выходу формирователя

0 цикловых импульсов и соответствующим управляющим входам блока ключей, вход формирователя цикловых импульсов подключен к входу формирователя тактовых импульсов, выход которого подсоединен к тактовым

5 входам передающего блока регистров и блока относительного перекодирования, информационный вход которого подключен к выходу передающего блока регистров, причем информационный вход передающего

0 блока регистров является информационным входом устройства, на приемной стороне введены последовательно соединенные фазовращатель, временной селектор, блок D-триггеров, блок задержки, сумматор и

5 первый D-триггер, последовательно соединенные второй D-триггер и приемный блок регистров, а также третий D-триггер, при этом выход интегратора подсоединен к информационному входу второго D-тригге0 ра, тактовый вход которого объединен с тактовыми входами блока D-триггеров и подключен к дополнительному выходу формирователя тактовых импульсов, выход которого подсоединен к тактовым входам

5 приемного блока регистров, первого D-триг- гера и третьего D-триггера, выход которого подсоединен к входу цикловых импульсов приемного блока регистров, первый выход блока D-триггеров подсоединен к R-входу

0 второго D-триггера, S-вход которого объединен с информационным входом третьего D-триггера и вторым входом сумматора и подключен к второму выходу блока D-триг- геров второй вход временного селектора

5 подключен через фазовращатель к выходу первого частотного детектора, причем выходы приемного блока регистров и первого D-триггера являются соответственно информационным выходом и выходом цикло0 вой синхронизации устройства

Фиг.1

Изобретение относится к электросвязи и может быть использовано для передачи и приема дискретных сигналов по проводным и радиоканалам. Целью изобретения является повышение помехоустойчивости. Передающая сторона устройства передачи и приема дискретных сигналов содержит блок относительного перекодирования 1, бпор- ный генератор, передающий блок регистров, формирователь тактовых импульсов, формирователь цикловых импульсов, формирователь управляющих сигналов, генераторы несущих частот, блок ключей, фазовый манипулятор, коммутатор. Приемная сторона устройства для передачи и приема диск- ретных сигналов содержит фазовый детектор, блок частотных детекторов, квадратичный детектор, формирователь тактовых импульсов, фазовращатель, частотный детектор, формирователь цикловых импульсов, интегратор 20. временной селектор 21, блок D-триггеров 22, блок задержки, сумматор D-триггеры, приемный блок регистров. Сущность предлагаемого технического решения заключается в следующем. На передающей стороне дискретный сигнал из посылок одинаковой длительности разделяют на нечетные и четные посылки и циклы, поочередно сравнивают знаки двух соседних нечетных и двух соседних четных посылок дискретного сигнала. При этом посылки передают от цикла к циклу на двух несущих частотах из шести возможных сочетании пар несущих, сформированных по определенному правилу. По результату сравнения посылок дискретного сигнала формируют фазоманипулированные посылки несущих частот передаваемого сигнала На приемной стороне границы посылок и циклов дискретного сигнала определяются по фиксации моментов смены несущих частот, но с учетом возможных сочетаний шести пэр несущих частот и появления разменной частоты. Знаки посылок дискретного сигнала определяются путем поочередного сравнения фаз двух соседних нечет ных и четных фазоманипулированных посылок несущих частот. Восстановление искаженной посылки, обозначающей цикл, осуществляется с использованием сигналов тактовой частоты и цикла. В каждом цикле искаженная посылка восстанавливается на месте первой нечетной посылки асегда логическим О, а на месте первой четной посылки всегда логической 1. 5 ил. сл с VI 01 00 00 ю w

/г

20

1ГЁШ

-4м

16

щ---

75

HJ7HНИ

5(j5

25

ИНСр.

24

25

Цикл, синхр.

r

О)

со

CD

ю rS мзшод -овпиаоФ у

а