Демодулятор сигналов относительной фазовой манипуляции Советский патент 1992 года по МПК H04L27/22 

Изобретение относится к радиотехнике и может использоваться в системах обмена дискретными сообщениями для приема сигналов относительной фазовой манипуляции.

Целью изобретения является повышение помехоустойчивости при дроблениях.

На чертеже изображена структурная электрическая схема предлагаемого демодулятора.

Демодулятор содержит формирователь 1 опорного сигнала, коррелятор 2. формирователь 3 сигнала, блок 4 выделения тактовой частоты, распределитель 5, генератор 6 опорного сигнала, триггер 7, блок 8 перехо- дирования. Коррелятор 2 содержит перё- множитель 9. первый блок 10 задержки, сумматор 11, ключ 12, второй блок 13 задержки, вычитатель 14, интегратор 15.

Блок 4 выделения тактовой частоты со- держит блок 16 задержки, элемент И 17, RS-триггер 18, формирователь 19 импульсов, делитель 20 частоты, элемент ИЛИ-НЕ 21. регистр 22 сдвига. Распределитель 5 содержит триггер 23. элементы ИЛИ-НЕ 24 и 25.

Демодулятор работает следующим образом.

На выходы формирователя 1 и перемножителя 9 поступает входной фазоманипули- рованный сигнал. В спектре сигнала, получаемого после перемножения входного сигнала на опорное напряжение, поступающее на другой вход перемножителя 9 с вы- хода формирователя 1, содержится низкочастотная составляющая, из которой формируется две информационные последовательности.

Первая информационная последова- тельность формируется на выходе формирователя 3, осуществляющего подавление высокочастотных составляющих спектра сигнала и ограничение амплитуды сигнала.

Вторая информационная последова- тельность формируется на выходе цепи последовательно соединенных блока 10, зад зрживающего сигнал на время генерации половины посылки сигнала, сумматора 11, осуществляющего суммирование сигна- лов, поступающих с выхода и входа блока 10. ключа 12, пропускающего на вход блока 13 формируемые на выходе сумматора 11 сжатые по времени посылки сигнала, блока 13, задерживающего сигнал на время гене- рации половины посылки сигнала, вычитатель 14, осуществляющего вычисление разности между сигналами, поступающими с. выхода и входа блока 13, интегратора 15, осуществляющего накопление (интегрирование) сигнала, и триггера 7, с помощью

которого осуществляется взятие отсчета знака входного сигнала в моменты времени, кратные длительности информационного символа.

В качестве управляющего сигнала, подаваемого на вход синхронизирующего импульса триггера 7 и вход ключа 12. используются тактовые импульсы, формируемые на выходе блока 4 выделения тактовой частоты.

Для обеспечения приема сигналов относительной фазовой манипуляции, частота манипуляции которых, превышает 30-60 МБот, в устройстве используются блоки 10 и 13, сумматор 11, вычитатель 14 и ключ 12.

С помощью блока 10, сумматора 11 и ключа 12 осуществляется сжатие посылки сигнала. При этом формируется временный интервал, на котором осуществляется принудительный разряд накопительного конденсатора интегратора 1.5. гасящим импульсом, который формируется из сигнала, формируемого на выходе ключа 12с помощью блока 13 и сумматора 11.

Вместе с сигналом, несущим полезное сообщение, на перемножитель 9 поступают помехи, вызывающие дробление сигналов в первой информационной последовательности.

В установившемся режиме работы демодулятора первая информационная после- довательность опережает вторую информационную последовательность одного и того же сообщения на одну посылку.

Блок 16 осуществляет задержку первой информационной последовательности на время, превышающее длительность информационной посылки на часть длительности информационной посылки.

Элемент И 17 и элемент ИЛИ-НЕ 21 реализуют логические функции вида

, У2 XI VX2

где xi и Х2 - переменные, принимающие значение 0 или 1 в соответствии со значением двоичных сигналов, поступающих на входы элементов 17 и 21 с выхода триггера 7 и с выхода блока 16.

Сигналы, формируемые на выходе элементов И 17 и ИЛИ-НЕ 21, поступают на установочные входы RS-триггера 18. Сигнал единичного уровня, формируемый на выходе элемента И 17, переводит триггер 18 в первое состояние, а сигнал единичного уровня, формируемый на выходе элемента ИЛИ-НЕ 21, переводит RS-триггер 18 во второе состояние.

При случайных смещениях импульсов на выходе формирователя 3 (вызванных возействием шума), не превышающих интерал

Дг Тз-Т,

гдеТз - время задержки блока 16;

Т - длительность информационной поылки сигнала, причем Тз Т, на выходах RS-триггера устанавливаются информационные последовательности неробленных двоичных сигналов, перепады напряжения которых на границах разнозна- ковых посылок совпадают по времени с границами посылок первой информационной последовательности, поступающей на первые входы элементов И 17 и 21. Устранение дробления в двоичных посылках сигнала обуславливает снижение среднего числа срывов синхронизма.

Триггер 23 распределителя 5 делит последовательность импульсов, поступающих с генератора 6, на два. Импульсы с генератора бис выходов триггера 23 подаются на входы элементов ИЛИ-НЕ 24 и 25. на выходах которых формируются две импульсные последовательности, частоты которых в два раза меньше исходной, генерируемой генератором 6. При этом импульсы первой последовательности расположены между импульсами второй последовательности, а по времени импульсы обеих последовательностей не совпадают.

Регистр 22 предназначен для задержки сигнала, поступающего на его информационный вход с выхода триггера 7, на время, равное разности между задержкой сигнала в цепи блока 16 и длительности посылки. Сдвиг содержимого регистра 22 осуществляется импульсами, поступающими на его второй вход с выхода элемента И 24.

Сигналы, формируемые на прямом и инверсном выходах RS-триггера 18, на прямом и инверсном выходах триггера 7, на прямом и инверсном выходах регистра 22 и выходах элементов ИЛИ-НЕ 24 и 25, подаются на выходы формирователя 19, на выходе которого формируется импульсная последовательность, заключающая в себе информацию о текущей фазе колебания тактовой частоты. Эта импульсная последовательность делится делителем 20 частоты, на выходе которого формируется выходное колебание блока выделения тактовой частоты 4, поступающее затем на вход для синхронизирующего импульса триггера 7 и второй вход ключа 12.

формирователь 19 реализует,функцию

ВИДа УЗ ХЗХ4Х5 V ХЗХ4Х5Х6 (ХЗХ4Х5 V ХЗХ4Х5)Х7

где хз, Х4. Х5, хб, х - булевые переменные, принимающие значение 0 или 1 в соответствии с текущими значениями двоичных сигналов, поступающих соответственно на третий, пятый первый, седьмой и восьмой входы формирователя 19 с прямых выходов

блоков 7, 22, 18 и выходов блоков 24 и 25. хз, Х4, Х5 булевые переменные, принимающие значения 1 или 0 в соответствии с текущими значениями двоичных сигналов, поступающих соответственно на четвертый, шестой и

0 второй входы формирователя 19 с инверсных выходов блоков 7, 22, 1$.

Импульсная последовательность, формируемая на выходе формирователя 19, получается из импульсной последователь5 ности, поступающей на седьмой вход формирователя 19, путем исключения из нее или добавления в нее импульсов при наличии недопустимого рассогласования между оцениваемыми параметрами (фазой выде0 ляемого колебания тактовой частоты) и его истинным значением. Значительное рассогласование между оцениваемым параметром и зго истинным значением устраняется мгновенно путем исключения из исходной

5 импульсной последовательности сразу серии импульсов.

Добавление в исходную импульсную последовательность, поступающую на седьмой вход формирователя 19. или

0 исключение из него одного или нескольких импульсов осуществляется при

Х4 Ґ Х5, .

т.е. при одновременном поступлении на первый и пятый входы, формирователя 19

5 сигналов различного уровня.

Блок 6 предназначек-для преобразования относительного кода информационной последовательности, выделяемой на выходах триггера 7, в абсолютный код.

0 Ф о р м у л а и з о б р ет е и и я

1. Демодулятор сигналов относительной фазовой манипуляции, содержащий триггер, формирователь сигнала, выход которого соединен с первым входом блока вы5 деления тактовой частоты, генератор опорного сигнала, выход которого соединен с входом распределителя, первый и второй выходы которого соединены соответственно с вторым и третьим входами блока выде0 ленил тактовой частоты, отличающийся тем, что, с целью повышения помехоустойчивости при дроблениях, введены формирователь опорного сигнала,коррелятор и блок перекодирования, первый вход коррелято5 ра и вход формирователя опорного сигнала являются входом демодулятора, выход формирователя опорного сигнала соединен с вторым входом коррелятора, первый и второй выходы которого соединены соответственно с входом формирователя сигнала и

первым входом триггера, второй вход которого и третий вход коррелятора соединены с выходом блока выделения тактовой частоты, четвертый вход которого и первый вход блока перекодирования соединены с первым выходом триггера, второй выход которого соединен с вторым входом блока перекодирования и пятым входом блока выделения тактовой частоты, при этом блок выделения тактовой частоты содержит блок задержки, выход которого соединен с первыми входами элемента И, и элемента ИЛИ- НЕ, выходы которых соединены с входами RS-триггера, выходы которого соединены соответственно с первым и вторым входами Формирователя импульсов, выход которого соединен с входом делителя частоты, второй вход элементов И. ИЛ И-тНЕ, третий вход формирователя импульсов, первый вход регистра сдвига являются четвертым входом блока выделения тактовой частоты, пятым входом которого является четвертый вход формирователя импульсов, выходом

которого является выход делителя частоты, первый и второй выходы регистра сдвига соединены с пятым и шестым входами формирователя импульсов, седьмой вход которого и второй вход регистра сдвига являются вторым входом блока выделения тактовой частоты, третьим входом которого является восьмой вход формирователя импульсов.

2. Демодулятор по п. 1, о т л и ч а ю щ и й- с я тем, что, коррелятор состоит из последовательно соединенных перемножителя, первого блока задержки, сумматора, ключа, второго блока задержки, вычитателя и интегратора, причем выход ключа соединен с вторым входом вычитателя, первый, второй входы перемножителя являются первым и вторым входом коррелятора, выход перемножителя соединен с вторым входом сумматора и является первым выходом коррелятора, третьим входом и вторым выходом которого являются соответственно второй вход ключа и выход интегратора.

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости при дроблениях. Для достижё- ния цели в демодулятор, содержащий... формирователь 3 сигнала, триггер 7, блок 4 выделения тактовой частоты, генератор (5 опорного сигнала, распределитель 5. введены формирователь 1 опорного сигнала, коррелятор 2, блок 8 перекодирования. Предложенный демодулятор обеспечивает уменьшение джиггера, та к как для уменьшения влияния шума используется не ограничение полосы спектра сигнала, а селекция первого пересечения текущей реализации сигнала нулевого уровня, попадающего в укороченный интервал наблюдения, центральная точка которого совпадает с математическим ожиданием пересечения. 1 з.п.ф-лы, 1 ил.