Демодулятор Советский патент 1992 года по МПК H04L27/22 

-1

Демодулятор содержит делитель частоты на два 1, фазоинверторы 2, 9. фильтры 3, 10, ключи 4, 6, 11, 13, амплитудные детекторы 5. 12, блоки задержки 7, 14, D-триггеры 15-18 и элемент ИЛИ 19. 1 з.п. ф-лы, 2 ил.

Фиг.}

О -16 -,

Я

8шо8

4-1

W

Ё

я

ъо /зН &с

51

00 00

Ю

ON

Изобретение относится к радиотехнике и связи и может быть использовано в радиосвязи при работе в режиме относительной фазовой манипуляции (ОФМ)

Известен демодулятор фазоманипули- ровэнных сигналов, который позволяет принимать фазоманипулмрованные сигналы. Недостатком этого демодулятора является то, что при приеме сигналов информации с ОФМ необходимо применять специальный декодер.

Известно устройство для приема сигналов с ОФМ, состоящее из входного фильтра, блока задержки, фазового инвертора, двух амплитудных детекторов и решающего блока. Устройство обеспечивает прием сигналов с ОФМ. Это устройство является наиболее близким по технической сущности к предлагаемому и взято в качестве прототипа.

Недостатком прототипа является низкий коэффициент использования полосы частот канала, а следовательно, низкая помехоустойчивое гь.

Целью изобретения является повышение помехоустойчивости

Это обеспечивается за счет улучшения соотношения сигнал/шум в два раза путем уменьшения полосы пропускания фильтра.

Положительный эффект достигается тем, что фаза входных радиосигналов с помощью фазовых инверторов поворачивается на 180° синхронно с передачей, для чего на передающем и приемном концах радиолинии используются тактовые импульсы высокое абильных источников синхронизации. При этом прием осуществляется попеременно первым и вторым каналами и соответственно переключаются инверторы: первый фазовый инвертор нечетными синхроимпульсами, а второй - четными. В каждом канале анализ ведется в течение двух соседних элементарных символов информации, в результате чего полоса фильтров, по сравнению с прототипом уменьшена в два раза, что и обеспечивает улучшение соотношения сигнал/шум и повышение помехоустойчивости.

В том случае, когда фаза второго информационного символа противоположна фазе первого, в результате срабатывания первого инвертора по окончании лервогосимвола на вход первого фильтра в течение времени двух символов подаются колебания с постоянной фазой. Поэтому уровень сигнала в фильтре по окончании второго информационного символа максимальный. В случае, когда поворот фазы радиосиг нала не совпадает со срабатыванием фазового инвертора, уровень сигнала минимальный.

Последующими элементами демодулятора эти уровни преобразуются в информационные символы, для чего в демодулятор (прототип), содержащий фазовый инвертор, фильтр, блок задержки, два амплитудных детектора и решающий блок, введены четыре ключа, второй блок задержки, второй фа0 зовый инвертор, второй фильтр и делитель частоты на два.

На фиг. 1 изображена структурная схема демодулятора; на фиг.2 - эпюры напряжений в различных точках структурной схемы.

5На фиг.1 обозначено:

1- делитель частоты на два;

2и 9 - первый и второй фазовые инверторы;

3и 10 - перпии и второй фильтры;

04, 6, 11 и 13 первый, второй, третий и

четвертый ключи;

5 и 12 - первый и второй амплитудные детекторы;

7и 14 - первый и второй блоки зздерж- 5 ки;

8- решающий блок;

15-18 - первый, второй, третий и четвертый D-триггеры;

19 - элемент ИЛИ. 0На фиг.2 обозначены эпюры:

А - символы информации;

Б - тактовые импульсы;

В, Г- импульсы на прямом и инверсном выходах делителя частоты на два; 5 Д - напряжение на выходе первого амплитудного детектора;

Е - напряжение на выходе второго амплитудного детектора;

Ж - напряжение на выходе первого бло- 0 ка задержки;

3 - напряжение на выходе второго блока задержки;

И - напряжение на первом входе решающего блока;

5 К - напряжение на втором входе решающего блока;

Л - напряжение на выходе первого триггера;

М- напряжение на выходе второготриг- 0 гера;

И - напряжение на выходе третьего триггера;

О - напряжение на выходе четвертого триггера;

5П - напряжение на выходе демодулятора.

Устройство демодулятора содержит делитель частоты на два, два фазовых инвертора, четыре ключа, два амплитудных детектора, два блока задержки и решающий

блок, в состав которого входят четыре D- триггера и элемент ИЛИ, причем первые входы фазовых инверторов соединены и яв- ляются входом демодулятора, выход первого фазоинвертора через последовательно соединенные первый фильтр, первый ключ, первый амплитудный детектор и второй ключ соединены с первым входом решающего блока, выход второго фазоинвертора через последовательно соединенные вто- рой фильтр, третий ключ, второй амплитудный детектор и четвертый ключ соединен с вторым входом решающего блока, вход делителя частоты на два является тактовым входом демодулятора, прямой выход дели- теля частоты на два соединен с третьим и четвертым входами решающего блока, вторыми входами первого фазоинвертора и третьего ключа, а также через первый блок задержки с вторым входом второго ключа, инверсный выход делителя частоты на два соединен с вторыми входами первого ключа, второго фазоинвертора, пятым, шестым входами решающего блока, а также через второй блок задержки с вторым вхо- дом четвертого ключа.

В решающем блоке С-входы первого и второго D-триггеров являются соответственно первым и вторым входами решающего блока, третьим и четвертым входами которого являются соответственно R-вход третьего D-триггера, С-вход четвертого и R- йход второго D-триггеров, R-вход первого и С-вход третьего D-триггеров являются пятым входом решающего блока, шестым вхо- дом которого является R-вход четвертого D-триггера, D-вход которого соединен с выходом второго D-триггера, выход первого D-триггера соединен с D-входом третьего D-триггера, выход которого и выход четвер- того D-триггера соединены с соответствующими входами элемента ИЛИ, выход которого является выходом решающего блока.

Формула изобретения 1. Демодулятор, содержащий первый фазоинвертор, первый фильтр, первый блок задержки, два амплитудных детектора и решающий блок, отличающийся тем, что, с целью повышения помехоустойчивости, введены четыре ключа, второй блок задержки, второй фазоинвертор. второй фильтр и делитель частоты на два, причем первые входы фазоинверторов соединены п являются входом демодулятора, выход первого фазоинвертора через последовательно соединенные первый ключ, первый амплитудный детектор и второй ключ соединены с первым входом решающего блока, выход второго фазоинвертора через последовательно соединенные второй фильтр, третий ключ, второй амплитудный детектор и четвертый ключ соединен с вторым входом решающего блока, вход делителя частоты на два является тактовым входом демодулятора, прямой выход делителя частот на два соединен с третьим и четвертым входами решающего блока, вторыми входами первого фазоинвертора и третьего ключа, а также через первый блок задержки - с вторым входом второго ключа, инверсный выход делителя частот на два соединен с вторыми входами первого ключа, второго фазоинвертора пятым, шестым входами решающего блока, а также через второй блок задержки - с вторым входом четвертого ключа.

А 6

Д Ј

Ж

Л

м

н о п