Элемент памяти и способ его изготовления Советский патент 1992 года по МПК G11C17/00 

Изобретение относится к электронной технике и может быть использовано при изготовлении МНОП-схем памяти.

Известен способ изготовления МНОП- схем памяти, включающий формирование на поверхности полупроводниковой подложки первого типа проводимости, с областями стоков и истоков второго типа проводимости, ограничивающими канальную область, туннельно-непрозрачного диоксида кремния в канальной области и прилегающего к областям стоков и истоков, туннельно-прозрачного диоксида кремния. Затем формируют слой нитрида кремния, после чего проводят легирование поверхности полупроводниковой подложки в области расположения туннельно-прозрачного диоксида кремния примесью первого типа проводимости, вскрытие контактов, формирование затворов и металлизированной разводки из алюминия.

Данный способ имеет следующие недостатки.

Легирование поверхности полупроводниковой подложки примесью первого типа проводимости в области запоминания проводят через нитрид кремния, что ухудшает его запоминающие свойства за счет генерации в нем ловушек с большим энергетическим спектром, кроме того, при последующих термообработках есть вероятность диффузии примеси первого типа проводимости подтун- нельно-непрозрачный диоксид кремния, что увеличивает по абсолютной величине пороговое напряжение транзисторов с постоянным пороговым напряжением, входящих в состав элемента памяти.

Наличие паразитных утечек между стоком и истоком элемента памяти с каналом

XJ

О

XI ел со ел

р-типа. Природа таких утечек для р-каналь- ных МНОП-схем памяти связана еще с различной способ ностью туннелировать через диоксид кремния электронов и дырок. При одинаковом напряжении на затворе элект- роны способны туннелировать через более толстый слой диоксида кремния, чем дырки, что приводит к накоплению электронов на ловушках в нитриде кремния у границы металлизированного затвора. Предлагается бороться с подобными утечками удлинением металла затвора такд чтобы он заканчивался на толстом диоксйДе кремния вдали от канала, где не будет накапливаться достаточное количество заряда для инверсии, однако такое решение увеличивает топологические размеры схемы, снижая ее интеграцию.

Наиболее близким по технической сути является способ изготовления МНОП-схем памяти, включающий формирование на поверхности полупроводниковой подложки первого типа проводимости сток-истоковых областей второго типа проводимости, слоя диоксида кремния, выращивание туннель- но-непрозрачной пленки диоксида кремния, создание фоторезистивной маски с окнами под элементы памяти с переменным пороговым напряжением, легирование примесью первого типа проводимости поверх- ности подложки в области элемента с переменным пороговым напряжением, удаление туннельно-непрозрачной пленки диоксида кремния в окнах фоторезистивной маски с боковым подтравом, удаление фото- резистивной маски,-выращивание туннель- но-.прозрачной пленки диоксида кремния на вскрытой поверхности подложки, нанесение пленки нитрида кремния, вскрытие контактов, формирование затворов и метал- лизированной разводки из алюминия.

Данный способ позволяет управлять пороговым напряжением элемента памяти без ухудшения запоминающих свойств нитрида кремния и без увеличения порогового напряжения областей элемента памяти с туннельно-непрозрачным диоксидом кремния.

Недостатком такого способа является то, что он не решает проблему паразитных утечек между стоком и истоком.

Целью изобретения является увеличение выхода годных элементов памяти.

Цель достигается тем, что в.способе изготовления МНОП-схем памяти, включаю- щем формирование на поверхности полупроводниковой подложки первого типа проводимости сток-истоковых областей второго типа проводимости, выращивание туннельно-непрозрачной пленки диоксида

кремния, создание фоторезистивной маски с окнами под элементы памяти с переменным пороговым напряжением, легирование примесью первого типа проводимости поверхности подложки в области элемента с переменным пороговым напряжением, удаление туннельно-непрозрачной пленки диоксида кремния в окнах маски с боковым подтравом, удаление фоторезистивной маски, выращивание туннельно-прозрачной пленки диоксида кремния на вскрытой поверхности подложки, нанесение пленки нитрида кремния, вскрытие контактов, формирование затворов и металлизированной разводки из алюминия, проводят легирование примесью первого типа проводимости поверхности подложки в паразитную область элемента с переменным пороговым напряжением по маске металлизированного затвора с подбором энергии ионов так, чтобы не было пролегирования областей элементов памяти с туннельно-непрозрачным диоксидом кремния, прилегающих к стокам, истокам элемента памяти.

Данный способ обеспечивает подавление паразитных утечек между стоком и истоком элемента памяти за счет создания антипаразитной легированной области на поверхности подложки у края затвора, препятствующей формированию паразитного канала, при этом не требуется увеличение топологических затворов. Требование к подбору энергии ионов обусловлено недопустимостью пролегирования элементов с туннельно-непрозрачным диоксидом кремния, прилегающих к стокам, истокам, что скажется на снижение напряжений пробоя. Сравнение заявляемого технического решения с прототипом позволило установить соответствие его критерию новизна1,

При изучении других известных технических решений в данной области техники признаки, отличающие предлагаемое изобретение от прототипа, не были выявлены и поэтому они обеспечивают заявляемому техническому решению соответствие критерию существенные отличия.

На фиг.1 представлены топология и сечения накопителя на элементах памяти; на фиг.2 и 3 - последовательность выполнения операций по изготовлению элемента памяти.

Способ изготовления МНОП-схем памяти заключается в следующем.

На поверхности кремниевой подложки 1 (фиг.2), например, марки КЭФ 7,5 (100) с областями 2 стоков, истоков, сформированных диффузией бора, и диоксидом «фемния 3 толщиной 0,6 мкм над этими областями ращивают слой туннельно-непрозрачнов

парах воды с добавлением трихлорэтилена при 900°С с последующим отжигом в аргоне при 950°С в течение 45 мин в канальной области. Методами фотолитографии формируют отверстия в туннельно-непрозрачном диоксиде кремния 4 под канал транзистора с переменным пороговым напряжением на определенном расстоянии от областей стоков и истоков, при этом в область канала транзистора с переменным пороговым напряжением проводят по маске фоторезиста 5 ионную имплантацию мышьяка 6 энергией 100 кэВ, дозой 0,06 мкКл/см2 до вытравливания отверстий. Затем после снятия фоторезиста и обработки пластин в полученных отверстиях выращивают туннель- но-прозрачный диоксид кремния 7 реакцией закиси азота с кремнием в РПД- реакторе при 700°С, толщиной 18 А, в том же реакторе на всей поверхности пластины выращивают слой нитрида кремния 8 при 700°С, толщиной 600 А разложением тет- рахлорида или дихлорсилана кремния в среде аммиака. После формирования контактов напыляют алюминий 9 и методами фотолитографии формируют металлизированную разводку и затворы транзисторов схемы. Затем по маске алюминия проводят ионную имплантацию фосфора в паразитную область элемента с переменным пороговым напряжением для создания антипаразитной области 10, при этом энергия ионов 40 кэВ, доза 10 мкКл/см2.

Диапазоны энергий ионов фосфора для создания антипаразитной области 10 зависят от конкретной схемы и определяются толщинами туннельно-непрозрачного диоксида кремния 4, нитрида кремния 8. Энергию ионов можно подобрать либо экспериментальным путем по изменению CV- характеристик, либо по специальным таблицам пробегов ионов, которые приведены в работе.

Диапазон доз легирований зависит от свойств нитрида кремния и определяется достаточностью для подавления паразитных утечек.

Использование предлагаемого способа изготовления МНОП-схем памяти в маршруте изготовления микросхем 558РР1 позволит повысить выход годных кристаллов с 2,9 до 3,3%.

Оценка эффективности предложенного решения проводилась по повышению выхода годных кристаллов с сравнении с базовым способом изготовления кристаллов, аналогичным прототипу Результаты по выходу годных кристаллов в зависимости от

способа изготовления МНОП-схем памяти приведены в таблице.

Всего обследовано 40 пластин для базового способа, 50 пластин по предлагаемому

способу в соответствии с примером осуществления.

Элемент памяти содержит полупроводниковую подложку первого типа проводимости 1, (фиг.1) области стока и истока

второго типа проводимости 2, расположенные в приповерхностном слое полупроводниковой подложки, первый диэлектрический слой из двуокиси кремния 3, расположенный на поверхности полупроводни5 ковой подложки над областями стока и истока, второй диэлектрический слой из двуокиси кремния 7, который является тун- нельно-тонким и расположен на поверхности полупроводниковой подложки между

0 областями стока и истока, третий диэлектрический слой 4 из двуокиси кремния, расположенный на поверхности полупроводниковой подложки между первым и вторым диэлектрическими слоями, четвертый

5 диэлектрический слой из нитрида кремния 8, расположенный на поверхности первого, второго и третьего диэлектрических слоев, проводящий электрод 9, расположенный на поверхности четвертого диэлектрического

0 слоя с перекрытием краев областей стока и истока, первую полупроводниковую область первого типа проводимости 6, расположенную в приповерхностном слое полупроводниковой подложки под вторым

5 диэлектрическим слоем, вторую полупроводниковую область первого типа проводимости 10, расположенную в приповерхностном слое полупроводниковой подложки под вторым диэлектрическим слоем с за0 зором под проводящим электродом. Рассмотрим работу элемента памяти в различных режимах работы: считывание, запись, блокировка записи,стирание.

В режиме считывания на стоковую об5 ласть 2 второго типа проводимости элемента задается потенциал - 12 В (от усилителя считывания), подложка первого типа проводимости 1 и истоковая область второго типа проводимости 2 элемента подключения к

0 общей шине (потенциал +5 В), металлизированной затвор 9, подается напряжение считывания -6,4 В,

Если пороговое напряжение областей элемента памяти с туннельно-прозрачным

5 диоксидом кремния 7 и туннельно-непроз- рачным диоксидом кремния 4 (-1-2,5) В, (элемент проводящий), то между стоком и истоком элемента течет ток. Если пороговое напряжение области элемента памяти с туннельно-прозрачным диоксидом кремния 7

(-7-14) В, (элемент непроводящий), то тока между стоком и истоком нет,

В режиме записи подложка первого типа проводимости 1, стоковая и истоковая шины второго типа проводимости 2 подклю- чаются к общей шине (потенциал +5 В), на металлизированный затвор 9 элемента памяти подается сигнал записи с амплитудой -35 В длительностью 5 мс. В область элемента памяти с туннельно-прозрачным ди- оксидом кремния 7 происходит- запись положительного заряда из подложки первого типа проводимости 1 на ловушки в нитриде кремния 8.

Пороговое напряжение области элемен- та памяти с туннельно-прозрачным диоксидом кремния 7 изменяется до (-7-14) В.

В режиме стирания металлизированный затвор 9 элемента памяти подключается к общей шине (потенциал +5 В), а сигнал стирания (-35 В) подается на подложку первого типа проводимости 1, происходит стирание хранящегося на ловушках в нитриде кремния 8 положительного заряда в подложку первого типа проводимости 1,

В режиме блокировки записи в область элемента памяти с туннельно-прозрачным диоксидом кремния 7, на металлизированный затвор 9, области стока и истока 2 подается сигнал записи -35 В. При этом напряжение на затворе 9 компенсируется напряжением на стоке и истоке 2, блокируя запись положительного заряда в нитрид кремния 8.

Формулаизобретения

1. Элемент памяти, содержащий полупроводниковую подложку первого типа проводимости, области стока и истока второго типа проводимости, расположенные в приповерхностном слое полупроводниковой подложки, первый диэлектрический слой из двуокиси кремния, расположенный на поверхности полупроводниковой подложки над областями стока и-истока, второй диэлектрический слой из двуокиси кремния, ко- торый является туннельно-тонким и

расположен на поверхности полупроводниковой подложки между областями стока и истока, третий диэлектрический слой из двуокиси кремния, расположенный на поверхности полупроводниковой подложки между первым и вторым диэлектрическими слоями, четвертый диэлектрический слой из нитрида кремния, расположенный на поверхности первого, второго и третьего диэлектрических слоев, проводящий слой, расположенный на поверхности четвертого диэлектрического слоя с перекрытием краев областей стока и истока, первую полупроводниковую область первого типа проводимости, расположенную в приповерхностном слое полупроводниковой подложки под вторым диэлектрическим слоем, отличающийся тем, что, с целью увеличения выхода годных элементов памяти, он содержит вторую полупроводниковую область первого типа проводимости, расположенную в приповерхностном слое полупроводниковой подложки под вторым диэлектрическим слоем с зазором под проводящим электродом.

2. Способ изготовления элемента памяти, включающий формирование на поверхности полупроводниковой подложки областей стока и истока, нанесение первого и третьего диэлектрических слоев на поверхность полупроводниковой подложки, нанесение маскирующего слоя на поверхности первого и третьего диэлектрических слоев, селективное легирование по маскирующему слою примесью первого типа проводимости, селективное удаление по маскирующему слою третьего диэлектрического слоя, удаление маскирующего слоя, формирование второго диэлектрического слоя, нанесение четвертого диэлектрического слоя, вскрытие контактных окон, формирование проводящего электрода, отличающий- с я тем, что после формирования проводящего электрода проводят легирование полу- проводниковой подложки примесью первого типа проводимости.

А

1767535

9 г 6 ю

i н / г / /

А-А

3 2 8 4 7 5Ю

Изобретение относится к электронной технике и может быть использовано при изготовлении МНОП-схем памяти. Целью изобретения является повышение выхода годных элементов памяти. Поставленная цель достигается тем, что элемент памяти содержит вторую полупроводниковую область первого типа проводимости. Данная область препятствует образованию паразитного канала между областями стока и истока элемента памяти. Это обеспечивает подавление утечек между областями и, следовательно, возможность неправильного считывания информации из элемента памяти. 2 с.п. ф-лы, 3 ил , 1 табл.

Фие.2

/

Фиг.З

Редактор Л.Волкова

Составитель А.Евтин Техред М.Моргентал

Б-5

ФиеЛ

3 2 If. 6 1 / mLLL

387 Ю 2 14 161 /

Корректор П.Гереши