Устройство для измерения симметричных составляющих напряжений трехфазной сети Советский патент 1992 года по МПК G01R29/16 

Изобретение относится к области контроля качества электроэнергии систем электроснабжения.

Из вест но устройство для измерения симметричных составляющих напряжений трехфазной сети, содержащее масштабный преобразователь, коммутатор фаз. преобразователь аналог-код, блок памяти, счетчики, постоянные запоминающие устройства, умножители, блоки реализации функции косинуса и синуса, блоки сумматоров-накопителей, квадратор, блок управления, блок регистрации, блок деления, блок реализации функции арктангенса, определитель знака и сумматор.

К недостаткам известного устройства следует отнести низкую достоверность измерений и узкие функциональные возможности.

Наиболее близким по технической сущности к предлагаемому решению является устройство длэ измерения симметричных составляющи напряжений трехфазной сети, содержащее блок суммирования напряжений, переключатель, ключи, блок умножения, умножитель чистоты, блок сдвига фазы, преобразователь кода, задатчик номера гармоники, фильтры низких частот, блок индикации, делитель напряжения, счетчик, дешифратор и элементы И.

Это устройство позволяет измерять симметричные составляющие гармоник напряжений трехфазной сети. Однако судить, об уровне симметричных составляющих по выходному напряжению данного устройства весьма затруднительно, поскольку его выходной сигнал является мало достоверной и недостаточной информацией о характеристиках несимметричных и несинусоидальных электрических режимов в условиях современных систем электроснабжения.

Целью изобретения является повышение достоверности измерений за счет изме- рения симметричных составляющих гармоник с последующей оценкой их средVI

оо

CS

4

to

неквадратических значений и коэффициентов как несимметрии и неуравновешенности, так и несинусоидальности напряжений трехфазной сети, что способствует расширению функциональных возможностей устройства.

Поставленная цель достигается тем, что в устройство для измерения симметричных составляющих Напряжений трехфазной сети, содержащее блок суммирования напряжений, коммутирующий блок, блок регистрации, бло умножения, блок сдвига фазы, умножитель частоты, преобразователь кода в число импульсов, счетчик номера гармоники, дешифратор на восемь входов, делитель напряжения, два фильтра низких частот, первый счетчик, состоящий из двух последовательно соединенных триггеров, два элемента И и пять управляемых ключей, причем три входные шины через блок суммирования напряжений и коммутирующий блок подключены к входам первого, второго и третьего ключей, а выходы ключей подсоединены к информационному входу блока умножения, к двум установочным входам которого подключены выходы элементов И, а к управляющему входу - выход преобразователя с кодовым выходом счетчика номера гармоники, выход умножителя частоты подключен к входу преобразователя кода в число импульсов и к первому входу блока сдвига фазы, второй вход которого через первый фильтр низкой частоты и четвертый управляемый ключ подключен к выходу блока умножения, третий вход блока сдвига фазы подключен к выходу блока умножения через делитель напряжения, второй фильтр низкой частоты и пятый управляемый ключ, выход блока сдвига фазы подключен к первым входам элементов И и к входу первого триггера первого счетчика, первый выход первого триггера первого счетчика соединен с первым и седьмым входами дешифратора и вторым входом первого элемента И, второй выход первого триггера первого счетчика соединен с третьим и пятым входами дешифратора и вторым входом второго элемента И, первый выход второго триггера первого счетчика соединен с вторым и шестым входами дешифратора и управляющим входом пятого ключа, второй выход второго триггера первого счетчика соединен с четвертым и восьмым входами дешифратора и управляющим входом четвертого ключа, управляющие входы первого, второго и третьего ключей подклю- ЧРНЫ к соответствующим выходам дешифратора, в него введены пять управляемых ключей, два триггера, переключатель, второй счетчик, два элемента ИЛИ, третий счетчик, состоящий из двух последовательно соединенных триггеров, восемь элементов И, элемент задержки, второй дешифратор, выполненный в виде трех элементов И, два

квадратора, сумматор, блок извлечения квадратного корня и вычислитель, причем одна из входных шин через шестой ключ подключена к входу умножителя частоты, вход устройства пуск подключен к единич0 ному входу первого триггера, первому входу первого элемента ИЛИ и входу сброса второго счетчика, управляющий вход шестого ключа соединен с прямым выходом первого триггера, нулевой вход которого подключен

5 к выходу переключателя, первый вход которого подключен к выходу переноса второго счетчика, а второй вход- соединен с первым входом второго элемента ИЛИ и со счетным входом второго счетчика и выходом третье0 го элемента И, первый вход которого соединен с единичным входом второго триггера и выходом элемента задержки, вход которого соединен с первым входом десятого элемента И, с первыми входами элементов И

5 второго дешифратора, со стробирующим входом блока регистрации, с вторым входом первого элемента ИЛИ и четвертым выходом первого дешифратора, выход первого элемента ИЛИ подключен к счетному входу

0 счетчика номера гармоники, вход сброса которого подключен к инверсному выходу первого триггера, выход переноса счетчика - к третьему входу первого и к второму входу второго элементов ИЛИ, выход последнего

5 соединен с входом первого триггера третьего счетчика и с третьим входом восьмого элемента И, выходом подключенного к нулевому входу второго триггера, прямой выход которого соединен с первым входом девято0 го элемента И, а инверсный выход триггера подключен к второму входу десятого элемента И, выходом соединенного с управляющими входами десятого ключа и вычислителя, прямой выход первого тригге5 ра третьего счетчика подключен к третьему входу второго элемента И второго дешифратора и к первым входам пятого и шестого элементов И, а инверсный выход - к третьим входам первого и третьего элементов И вто0 рого дешифратора, к первым входам четвертого, седьмого и восьмого элементов И, прямой выход второго триггера третьего счетчика соединен с вторым входом третьего элемента И второго дешифратора и с вто5 рыми входами пятого и седьмого элементов И, а инверсный выход - с вторым входом первого элемента И второго дешифратора и с вторыми входами четвертого, шестого, восьмого и десятого элементов И, выход последнего подключен к второму входу второго элемента И второго дешифратора, выходы четвертого, шестого и седьмого элементов И соединены соответственно с первым, вторым и третьим управляющими входами коммутирующего блока, а выходы первого, второго и третьего элементов И второго дешифратора подключены к управляющим входам седьмого, восьмого и девятого ключей соответственно, информационные входы которых соединены с входами десятого ключа, блока извлечения квадратного корня и выходом сумматора, первый и второй входы которого через квадраторы соединены с выходами соответствующих фильтров низких частот, а выходы седьмого, восьмого, девятого и десятого ключей подключены к информационным входам вычислителя, второй, третий и четвертый управляющие входы которого соединены с выходами пятого, шестого и седьмого элементов И, при этом выход пятого элемента И подключен к второму входу третьего элемента И. а выходы блока извлечения квадратного корня и вычислителя - к информационным входам регистратора.

Вычислитель содержит последовательно соединенные первый блок деления, первый блок извлечения квадратного корня и первый масштабирующий блок, выход которого является первым выходом вычислителя, последовательно соединенные второй блок деления, второй блок извлечения квадратного корня и второй масштабирующий блок, выход которого является третьим выходом вычислителя, последовательно соединенные третий блок деления, третий блок извлечения квадратного корня и третий масштабирующий блок, выход которого является пятым выходом вычислителя, а также - четвертый и пятый блоки извлечения квадратного корня, выходы которых являются соответственно вторым и четвертым выходами вычислителя, последовательно соединенные сумматор и шестой блок извлечения квадратного корня, выход которого является шестым выходом вычислителя, три накапливающих сумматора, три блока запоминания и ключ, причем первые управляющие входы блоков запоминания и управляющий вход ключа соединены с вторым управляющим входом вычислителя, второй управляющий вход первого блока запоминания соединен с третьим управляющим входом вычислителя, информационный вход соединен с выходом первого накапливающего сумматора, а выход подключен к первому входу первого блока деления и входу четвертого блока извлечения квадратного корня, второй управляющий вход второго блока запоминания соединен с четвертым

управляющим входом вычислителя, информационный вход соединен с выходом второго накапливающего сумматора, а выход подключен к первому входу второго блока 5 деления и второму входу сумматора, вход ключа соединен с выходом третьего накапливающего сумматора, а выход подключен к входу пятого блока извлечения квадратного корня и с первым входом третьего блока

0 деления, второй управляющий вход третьего блока запоминания соединен с первым управляющим входом вычислителя, информационный вход - соединен с четвертым информационным входом вычислителя, а

5 выход - подключен к первому входу сумматора и вторым входам блоков деления, первый, второй и третий информационные входы вычислителя соединены с входами соответствующих накапливающих суммато0 ров.

Блок умножения содержит распределитель, ключ, взвешиваю щйе резисторы и опе- рационный усилитель с резистором обратной связи, причем установочный и уп5 равляющие входы распределительного устройства подключены к соответствующим входам блока умножения, а его выходы через ключи и взвешивающие рёзйсторы подключены к входу операционного усилителя,

0 выход которого является выходом блока умножения.

Дешифратор содержит четыре элемента И и элемент ИЛИ, причем первый и второй входы элемента ИЛИ соединены с

5 выходами соответствующих элементов И, а выход-соединен с первым выходом дешифратора, выходы третьего и четвертого элементов И являются соответственно вторым и третьим выходами дешифратора, первые

0 входы элементов И соединены с нечетными входами дешифратора, а вторые входы элементов И соединены с четными входами дешифратора, четвертым выходом которого является выход второго элемента И.

5 По отличительным существенным признакам был проведен поиск известных решений в науке и технике. Известных решений не найдено Следовательно, заявляемое изобретение соответствует крите0 рию существенные отличия.

Принципиальное отличие предлагаемого решения от прототипа состоит в том, что заявляемое устройство за счет введения в него дополнительных измерительных узлов

5 (с шестого по девятый управляемые ключи, первый и второй триггеры, переключатель, второй и третий счетчики, первый и второй элементы ИЛИ, с третьего по десятый элементы И, элемент задержки и второй дешифратор), а также вычислительных

(первый и второй квадраторы, сумматор, блок извлечения корня и вычислитель), включенных между выходным блоком (фильтры низких частот) и регистратором, позволяет коренным образом изменить процессы обработки информации, и тем самым обеспечить не только измерение как симметрич- ных составляющих гармоник, так и их среднеквадратических значений и коэффициентов несимметрии, неуравновешенности и несинусоидальносги напряжений трехфазной сети, но и статический анализ этих величин, что в целом способствует значительным повышению достоверности измерений, а также расширению функциональных возможностей устройства,

На чертеже представлена функциональная схема предложенного устройства для измерения симметричных составляющих напряжений трехфазной сети.

Входные шины А, В, С через блок 1 суммирования, коммутирующий блок 2, ключи 3, 4, 5 соединены с блоком 6 умножения. Одна из входных шин через ключ 7 подключена к входу умножителя 8 частоты. Выход умножителя частоты подключен к первому входу блока 9 сдвига фазы и через преобразователь 10 кода в число импульсов, к управляющим входам которого присоединен счетчик 11 номера гармоники, также подключен к управляющим входам блока умножения. Выход блока б умножения через ключи 12,13 соединены с фильтрами 14, 15 низких частот. Выход фильтра 14 присоединен ко второму входу, а выход фильтра 15 через делитель 16 напряжения - к третьему входу блока 9 сдвига фазы, выход которого подключен к счетчику 17, который состоит из последовательно соединенных триггеров 18,19, и к первым входам элементов И 20 и 21. Вторые входы элементов И 20 и 21 присоединены к триггеру 18, а их выходы - к установочным входам блока 6 умножения. Выходы триггера 19 подключены к управляющим входам ключей 12 и 13. Выходы счетчика 17 соединены с входами дешифратора 22, первый, второй и третий выходы которого подключены к управляющим входам ключей 5, 4 и 3 соответственно. Управляющий вход ключа 7 соединен с прямым выходом триггера 23, инверсный выход которого, подключен к входу сброса счетчика 11, а единичный вход триггера объединен с входом установки нуля счетчика 24 и с первым входом элемента ИЛИ 25, и подключен к пусковому входу устройства. Нулевой вход триггера 23 подключен через переключатель 26 к выходу переноса счетчика 24, счетный вход которого объединен с другим входом переключателя 26, с первым входом

элемента ИЛИ 27. и подключен к выходу элемента И 28. Первый вход элемента И 28 объединен с единичным входом триггера 29 и подключен к выходу элемента 30 задержки. Выход элемента ИЛИ 25 соединен со счетным входом счетчика 11 номера гармоники, выход переноса которого подключен к третьему входу элемента ИЛИ 25 и через элемент ИЛИ 27 ко счетному входу счетчика

0 31, состоящего из последовательно соединенных триггеров 32 и 33. Выходы триггера 32 подключены к первым входам элементов И 34-38, ко вторым входам которых присоединены выходы триггера 33. Вход триггера

5 32 объединен с третьим входом элемента И 38, выход которого подключен к нулевому входу триггера 29, прямым выходом подключенного к первому входу элемента И 39, а инверсным выходом - ко второму входу

0 элемента И 40, Выходы счетчика 13 подключены к дешифратору 41, содержащему элементы И 42-44, причем второй вход элемента И 42 объединен со вторым входом элемента И 39, выход которого подключен

5 ко второму входу элемента И 43, первые входы элементов И 42-44 объединены с первым входом элемента И 40, с входом элемента 30 задержки, со стробирующим входом блока 45 регистрации и со вторым входом

0 элемента ИЛИ 25, и подключены к четвертому входу дешифратора 22. Выходы фильтров 14 и 15 низких частот подключены через , квадраторы 46 и 47 к входам сумматора 48, выход которого подключен через блок 49

5 извлечения квадратного корня к регистратору 45 и через ключи 50-53 к информационным входам вычислителя 54. Выходы элементов И 34,36 и 37 подключены к управляющим входам коммутирующего блока 2.

0 Выходы элементов И 42-44 дешифратора 41 и элемента И 40 соединены с управляющими входами ключей 50-53 соответственно, а выходы элементов И 35, 36,-37 и 40 подключены к управляющим входам вычислителя

5 54, при этом выход элемента И 35 соединен со вторым входом элемента И 28.

Вычислитель 54 содержит последовательно соединенные блок 55 деления, блок 56 извлечения квадратного корня и масшта0 бирующий блок 57, выход которого является первым выходом вычислителя, последовательно соединенные блок 58 деления, блок 59 извлечения квадратного корня и масштабирующий блок 60, выход которого является

5 третьим выходом вычислителя, последовательно соединенные блок 61 деления, блок 62 извлечения квадратного корня и масштабирующий блок 63, выход которого является пятым выходом вычислителя, а также - блоки извлечения квадратного корня 64 и 65,

выходы которых являются соответственно вторым и четвертым выходами вычислителя, последовательно соединенные сумматор 66 и блок 67 извлечения квадратного корня, выход которого является шестым выходом вычислителя, накапливающие сумматоры 68-70, блок запоминания 71-73 и ключ 74, причем первые управляющие входы блоков запоминания 71-73 и управляющий вход ключа 74 соединены с вторым управляющим выходом вычислителя, второй управляющий вход блока 71 запоминания соединен с третьим управляющим входом вычислителя, информационный вход соединен с выходом накапливающего сумматора 68, а выход подключен к первому входу блока 55 деления и входу блока 64 извлечения квадратного корня, второй управляющий вход блока 72 запоминания соединен с четвертым управляющим входом вычислителя, информа- ционный вход соединен с выходом накапливающегося сумматора 69, а выход подключен к первому входу блока 58 деления и второму входу сумматора 66, вход ключа 74 соединен с выходом накапливаю- щего сумматора 70. а выход подключен к входу блока 65 извлечения квадратного корня и с первым входом блока 61 деления, второй управляющий вход блока 73 запоминания соединен с первым управляющим входом вычислителя, информационный вход - соединен с четвертым информационным входом вычислителя, а выход - подключен к первому входу сумматора 66 и вторым входам блоков деления 55, 58 и 61, первый, второй и третий информационные входы вычислителя соединены с входами накапливающих сумматоров 68-70 соответственно

Блок 6 умножения содержит распределитель 75, ключ 76, взвешивающие резисто- ры 77 и операционный усилитель 78 О резистором79обратной связи, причемустано- вочные и управляющие входы распределительного устройства 75 подключены к соответствующим входам блока умножения, а его выходы через ключи 76 и взвешивающие резисторы 77 подключены к входу операционного усилителя 78, выход которого является выходом блока умножения.

Дешифратор 22 содержит элементы И 80-83 и элемент ИЛИ 84, причем первый и второй входы элемента ИЛИ 84 соединены с выходами элементов И 80 и 81, а выход - соединен с первым выходом дешифратора, выходы элементов И 82 и 83 являются соот- ветственно вторым и третьим выходами дешифратора, первые входы элементов И 80-83 соединены с нечетными входами дешифратора, а вторые входы элементов И 80-83 соединены с четными входами дешифратора, четвертым выходом которого является выход второго элемента И 81.

Один цикл работы устройства соответствует четырем периодам напряжения сети.

Блок 1 суммирования напряжений содержит измерительные трансформаторы, первичные обмотки которых подключены к входным шинам, а вторичные обмотки соединены таким образом, чтобы на выходах 85-88 блока 1 напряжения были соответственно равные

Ui j (UA + UB + UC)

U2 |(UA- UB- Uc)

из (Uc - UB)

U Щ (UB - Uc)

где UA, UB, Uc - фазные напряжения трехфазной сети.

Левое по схеме положение коммутирующего блока 2 соответствует режиму измерениянапряжениянулевойпоследовательности Оо при этом напряжения Oi подается на вход ключа 5, а входы ключей 4 и 3 подключаются к общей шине.

Среднее по схеме положение коммутирующего блока 2 соответствуют режиму из- мерениянапряженияпрямой

последовательности U+, при этом на вход ключа 5 подается напряжение IJ2. на вход ключа 4 - напряжение Оз, на вход ключа 3 - напряжение Оз.

Правое по схеме положение блока 2 соответствует режиму измерения напряжения обратной последовательности 0 , при этом на вход ключа 5 подается напряжение U2, на вход ключа 4 - напряжение U4, на вход ключа 3 - напряжение Оз.

В основу работы устройства положены следующие соображения.

Номер гармоники исследуемой симметричной составляющей напряжения устанавливается счетчиком 11.

Распределительное устройство 75 имеет 2т устойчивых состояний, причем каждому состоянию S соответствует подключение предельного взвешивающего резистора. Естественной смене состояний распределительного устройства 75 соответствует последовательное во времени подключение взвешивающих резисторов 77 через ключи 76 к выходу одного из ключей 3, 4 и 5, необходимое для умножения Об в точке 89 на входе коммутирующих ключей 76 на синусоиду, период которой равен периоду напряжения сети. При этом определяется синусная ортогональная составляющая первой гармоники Us напряжения Об, т.е. состоянию S распределительного устройства 75 соответствует подключению резистора, со противление которого равно

IRo/sln(

im-1

Ц S) I к шине +Us, если (X

От- I

тт-1

S , или к шине -Us, если S 2т (напряжение -Us получается инвертирование входного напряжения ключей 76).

Очевидно, для того, чтобы среднее значение выходного напряжения усилителя 78 за период было пропорционально синусной Uyf или косинусной Uy ортогональным составляющим у-ой гармоники напряжения ОБ в точке 89, к-ая выборка этого напряжения должна умножаться

на ( - p-fcy ) или cos( ),

т.е. производится при состоянии Sk распределительного устройства 75 соответственно

Sk mod2(k у ):(2)

Sk - mod2m( + k у ).(3)

Тогда средние значения напряжений за

cos (

2п

ky ),

(4)

где n 2m - число выборок за период напряжения сети за период Т;

At - время, на которое замыкается ключ 76;

Roc - сопротивление резистора 79;

U5(I k)

мгновенное значение напряжения Us в момент к-ой выборки.

Импульсы с выхода умножителя 8 частоты, период которых равен - , поступают на

первый вход блока 9 сдвига фазы импульсов. Выходной импульс блока 9 сдвига совпадает с одним из выходных импульсов умножителя 8 частоты и сдвинут по фазе относительно входного напряжения умножителя частоты.

В зависимости от соотношения напряжений на втором и третьем входах блока 9 относительно входного напряжения умножителя 8 частоты будет увеличиваться, если

U8 - (5)

или уменьшатся если

Ue kAU7,(6)

5

0

5

0

5

0

5

0

5

0

5

где Ue - напряжение на выходе фильтра 14;

U - напряжение на выходе фильтра 15;

кд - коэффициент передачи делителя 16 напряжения.

Если выполняется соотношение

Ue (7)

то фаза выходного импульса блока 9 не изменяется.

Импульс с выхода блока 9 поступает на счетный вход счетчика 17 и элементы И 20, 21. Этот импульс пройдет на первом и третьем периодах цикла работы устройства через элемент И 20 и установит распределительное устройство 75 в начальное состояние So 0, а на втором и четвертом периодах - через элемент И 21 и установит распределительное устройство 75 в начальное состояние So 2тЛ

Импульсы с выхода умножителя 8 частоты поступают на преобразователь 10 кода в число импульсов. На выходе преобразователя 10 после каждого входного импульса формируется пачка импульсов, число импульсов в которой равно коду, установленному счетчиком 11 номера гармоники. Эта пачка импульсов поступает на управляющий вход распределительного устройства 75.

Начало периода Т отсчитывается от выходного импульса блока 9. После к-ro от начала периода Т импульса умножителя 8 частоты состояние Sk распределительного устройства 75 будет описываться формулой (2) на первом и третьем периодах цикла работы устройства или формулой (3) - на втором и четвертом периодах.

Выходы триггеров 18 и 19 подключены через дешифратор 22 к управляющим входам ключей 3,4,5, а выходы триггера 19 еще и к ключам 12 и 13. В дешифратор 22 элемент И 80 открывается на первом периоде цикла работы устройства, элемент И 81 - на четвертом, элемент И 82 - на втором, элемент И 83 - на третьем. Выходы элементов И 80 и 81 объединены через элемент ИЛИ 84, поэтому ключ 5 открыт на первом и четвертом периодах цикла работы устройства, ключ 4 - на втором, ключ 3 - на третьем, ключ 12 на третьем и четвертом, ключ 13 - на первом и втором.

На первом периоде цикла работы устройства определяется синусная ортогональная составляющая у -ой гармоники напряжения на входе ключа 5, на втором периоде - косинусная составляющая на входе ключа 4, на третьем периоде - синусная составляющая на входе ключа 3, на четвертом периоде - косинусная составляющая на входе ключа 5. Соответственно на фильтре 15 выделяется напряжение пропорциональное сумме синусной составляющей на входе

ключа 5 и косинусной составляющей на вхо-U-y L/2y + Шу ; U-y +j

де ключа 4, а на фильтре 14 - сумма синус- Узу(10)

ной составляющей на входе ключа 3 и где Uiy , Uay , Uay , IMy -синусные, косинусной составляющей на входе ключа 5.Uiy , U2y , Usy , IMy - косинусные

Комплексные значения симметричных5 ортогональные составляющие у-ой гармо- составляющих напряжений у-ой гармоники ники напряжений на выходе блока 1.

Применение:1 контроль качества электроэнергии систем электроснабжения. Сущность изобретения: устройство содержит блок суммирования напряжений, коммутирующий блок, десять управляемых ключей, блок умножения, умножитель частоты, блок сдвига фазы, преобразователь кода в число импульсов, счетчик номера гармоники, два фильтра низких частот, делитель напряжения, счетчик, состоящий из двух триггеров, десять элементов И, дешифратор, два триггера, счетчик, два элемента ИЛИ, переключатель, элемент задержки, счетчик 31, состоящий из двух триггеров (32 и 33), дешифратор 41, выполненный в виде трех элементов И, блок регистрации, квадраторы, сумматор, блок извлечения квадратного корня и вычислитель с соответствующими связями. 3 з.п.ф-лы, 1 ил. Ё

трехфазной сети равны

Uoy- Uoy + JUoy g{(UAy

tjuiy ) + (иву + juey ) + (Ucy +

jU cy ),

U+y U+y + jU+y {(UAy +

+jUAy ) + ( + JUByjt

1

+ (-Ј - py XUcy +juЈy ), (8)

U-y и + JU-y jKUAy + jUAy ) + (- I -pf XUey + jUB yjt + (- i +P XUcy +jUcy ), r.v

I/// «// V°

где Uoy , U+y , U-y , Уду , UB y, Ucy я-синусные, v

Uoy , U+y , U-y , Уду , Uey , Ucy - косинусные ортогональные составляющие у-ой гармоники соответственно напряжений нулевой, прямой, обратной

Следовательно, действующие значения напряжений нулевой, прямой и обратной 15 последовательностей соответственно име- / ют вид

/N

Uoy2;

20

25

U+y2;

(12) (13) (14)

r

2 u-r2;

где N - количество учитываемых гармоник; Uoy , U+ у , Uy- - действующие значения у-ой гармоники;

последовательностей и фазных напряжений 30 Uoy, U+y, U-y- действующие значения

трехфазной сети.напряжений нулевой, прямой и обратной

. Разделяя выражение (8) на действитель-последовательностей соответственно, ные и мнимые части после преобразований,Определив действующие значения по

получимвыражениям (12), (13), (14) напряжений сим/ 1/, / ,, ..f35метричных составляющих, можно найти:

3 + && коэффициент несимметрии, который

1,,, ,,« ,, определяется по формуле:

40 ;(15)

- коэффициент неуравновешенности, по формуле

. - (UAr +UB +Ucr ),

I I 1 tl t 1

U+j- 3 (UAf - 2 + (Ucr -UBr),

ивГ 4

VJ

+ (Ucr-UBr).

kHc 100l/ -L

uvi

(17)

(9)

где U+1 - действующее значение основной 55 частоты напряжения прямой последова- Сравнивая выражение в скобках в фор- тельности,

мулах (9) с формулами (1), видим-Таким образом на фильтрах 15 и 14 явUoy Ui у , Uoy Uiy,I ляются синусная U у и косинусная U у

U+y Uzy + Uay ; U+y Uzy +f ортогональные составляющие у -ой гармоU4y ,ники напряжений нулевой, прямой и обрат10

Действующее значение у-ой гармоники напряжений симметричных составляющих определяется следующем образом:

Uy VI (Uy + Uy 2).(11)

Следовательно, действующие значения напряжений нулевой, прямой и обратной 15 последовательностей соответственно име- ют вид

/N

Uoy2;

20

25

U+y2;

(12) (13) (14)

r

2 u-r2;

где N - количество учитываемых гармоник; Uoy , U+ у , Uy- - действующие значения у-ой гармоники;

U20y

(16)

/ N I I kuo 100tF 1 9

l uii

- коэффициент несинусоидальности трехфазного напряжения, который равен

Г N /1 U+)/

kHc 100l/ -L

uvi

(17)

ной последовательностей, которые подаются на квадраторы 47 и 46 соответственно, где формируются квадраты U у и U у . Эти квадраты суммируются на сумматоре 48 и на его выходе образуется значение (U у + U у 2)/2 (формула 11). С выхода сумматора 48 полусумма квадратов поступает на блок 49, где производится извлечение из нее квадратного корня в соответствии с формулой (11). Выходная величина U у блока 49 извлечения квадратного корня является действующим значением у-ой гармоники напряжений симметричных составляющих и она поступает на блок 45 регистрации.

Выходы триггеров 32 и 33 счетчика 31, элемента И 81 дешифратора 22 и элемента И 39 подключены через дешифратор 41 к управляющим входам ключей 50-52, а выход элемента И 40 - к управляющему входу ключа 53. В дешифраторе 41 элемент И 42 открывается в режиме измерения напряжений нулевой последовательности, элемент И 43 - напряжение прямой последовательности, элемент И 44 - напряжение обратной последовательности.

Устройство работает как в однократном, так и в многократном режиме при измерении симметричных составляющих напряжений трехфазной сети. При этом однократному режиму соответствует левое по схеме положение переключателя 26, а многократному - правое.

Таким образом, в зависимости от выбранного рода работ устройства, по сигналу Пуск триггер 23 устанавливается в единицу, при этом открывается ключ 7 и входное напряжение фазы А начинает поступать на вход умножителя 8 частоты. В этот момент в счетчике 31, находящимся в нулевом состоянии, триггеры 32 и 33 по единичным импульсам на инверсных выходах устанавливают через элемент И 34 коммутирующий блок 2 в левое по схеме положение, соответствующее режиму измерения напряжения по схеме положение, соответствующее режиму измерения напряжения нулевой последовательности. Кроме того, указанный сигнал Пуск также подается на вход сброса счетчика 24 и через элемент ИЛИ 25 на счетный вход счетчика 11, поэтому к этому времени в счетчике 24 устанавливается ноль, а в счетчике 11 - код, соответствующий номеру первой гармоники, которая подлежит вычислению в соответствии с формулой (4), В этой связи, для определения действующего значения напряжения нулевой последовательности, импульсы, выделяемые счетчиком 17 на каждом четвертом периоде цикла работы устройства, который соответствует окончанию вычисления каждой текущей гармоники, с выхода элемента И 81 подаются через элемент ИЛИ 25 на счетный вход счетчика 11 и через элемент И 42 на управляющий вход ключа 50. При этом последний открывается и с выхода сумматора 48 через него квадраты действующих значений гармоник (формула 11) напряжения нулевой последовательности поступают на накапливающий сумматор 68, а счетчик 11

0 переходит в следующее состояние, соответствующее последующим номерам анализируемых гармоник.

Таким образом, в накапливающем сумматоре 68 после завершения цикла работы

5 счетчика 11, соответствующего N числу гарN

моник, формируется значение Uoy

у 1 (формула 12). При этом со своего выхода

Q переноса, счетчик 11 выдает через элемент ИЛИ 27 на счетный вход счетчика 31 и на элемент И 38 сигнал о переходе от измерений одного параметра к другому, а через элемент ИЛИ 25 на счетный вход счетчика

5 11 - о начале анализа последнего. Этот импульс устанавливает триггер 32 в единицу, при этом элемент И 36 открывается и единичный сигнал с его выхода переводит коммутирующий блок 2 из левого по схеме

Q положения в среднее, которое соответствует режиму измерения напряжения прямой последовательности. Указанный сигнал также подается на разрешающий запись вход блока 71 запоминания, куда записывается

с сумма квадратов напряжений (формула 12) с выхода накапливающего сумматора 68

Для определения действующего значения напряжения прямой последовательности, единичный сигнал с выхода элемента И

Q 38 сбрасывает в ноль триггер 29, который при этом подготавливает элемент И 40 к работе. В этот момент в счетчике 11 устанавливается код, соответствующий номеру первой гармонике, которая подлежит

g вычислению в соответствии с формулой (4). При появлении единицы на выходе элемента И 81 на четвертом периоде цикла работы устройства, счетчик 11 переходит в следующее состояние, а элемент И 40 открывает

g ключ 53 и разрешает прием информации в блок 73 запоминания. При этом выходная величина U-n2 сумматора 48, представляющая собой квадрат действующего значения первой гармоники напряжения первой поg следовательности, через ключ 53 записывается в блок 73 запоминания, Кроме того, указанный сигнал, сдвинутый во времени элементом 30 задержки, также переводит триггер 29 в единичное состояние, при этом элемент И 40 закрыт, а элемент И 39 открывается, подготавливая тем самым к работе элемент И 43. В этот момент в счетчике 11 станавливается код, соответствующий номеру второй гармоники, которая также подлежит вычислению в соответствии с 5 ормулой (4). По окончанию анализа данной реализации гармоники, на четвертом периоде цикла работы устройства на выхое элемента И 81 вновь появляется единица, которая переводит счетчик 11 в ° ледующее состояние, поддерживает через элемент 30 задержки триггер 29 в единицу и открывает через элемент И 43 ключ 51. При этом выходная информация суммаора 48 поступает на накапливающий сум- 5 матор 69. Так будет продолжатся до тех пор, пока не завершится анализ всех гармоник, количество N которых соответствует числовой емкости счетчика 11.

20

Таким образом, в накапливающем сумматоре 69 после завершения цикла работы счетчика 11. формируется значение

N / U +у , В этот момент сигнал переноса 25

2

счетчика 11 поступает через элемент ИЛИ 25 на его счетный вход и через элемент ИЛИ 27 на счетный вход счетчика 31. При этом в счетчике 31, триггер 32 устанавливается в п ноль, а триггер 33 - в единицу, поэтому элемент И 37 открыт и на его выходе появляется единичный импульс, который переводит коммутирующий блок 2 из среднего по схеме положения в правое, соответствующее режиму измерения напряжения об- 35 ратной последовательности. Указанный сигнал также подается на разрешающий запись вход блока 72 запоминания куда записывается сумма квадратов напряжений

N40

2, U +у с выхода накапливающего

матора 69.Для определения действующего значения напряжения обратной последовательности, единичные импульсы с выходов д триггеров 32 и 33 подготавливают к работе элемент И 44, который открывается строб- импульсами с выхода элемента И 81 на каждом четвертом периоде цикла работы устройства, соответствующем окончанию вычисления каждой текущей гармоники. При этом ключ 52 замыкается и квадраты действующих значений гармоник напряжения обратной последовательности с выхода сумматора 48 поступают на накапливающий сумматор 70, на выходе которого по оконча- 55 нию анализа данной реализации напряжеN

ния формируется значение 2 U - у . К

У 2

50

5 ° 5

0

5

п 5

0

5

0

этому моменту в счетчике 31, сигналом переполнения счетчика 11 триггеры 32 и 33 устанавливаются в единицу, при этом элемент И 35 открывается и на его выходе появляется единичный импульс, который подается на объединенные разрешающие считывание входы блоков запоминания 71-73 и управляющий вход ключа 74, а также на элемент И 28. Таким образом, выходная информация блока 17 запоминания поступает на блок 64 извлечения квадратного корня, на выходе которого образуется значение Uo (формула 12), которое является действующим напряжением нулевой последовательности и оно поступает на регистратор 45. Выходные CHI- налы блоков запоминания 72 и 73 суммируются в сумматоре 66 и на его выходе

V-N 7

формируется значение U+r + 2 U +у

Эта величина с выхода сумматора поступает на блок 67 извлечения квадратного корня, на выходе которого образуется значение Uf (формула 13), представляющее собой действующее значение напряжения прямой последовательности, которое поступает на регистратор. Выходная информация накапливающего сумматора 70 через ключ 74 поступает на блок 65, где производится извлечение из нее квадратного корня м на его выходе формируется значение U- (формула 14), которое является действующим значением напряжения обратной последовательности и оно поступает на блок 45 регистрации,

I

Для определения коэффициента несимметрии, выходные сигналы накапливающего сумматора 70 и блока 73 запоминания поступают на соответствующие входы блока 61 деления, на выходе которого получается подкоренное значение выражения (15). Выходная информация блока деления подается на блок 62 извлечения квадратного корня, затем поступает на масштабирующий блок 63. Так как коэффициент передачи последнего равен 100, то на его выходе образуется величина ku- (формула 15), представляющая собой коэффициент несимметрии, который поступает на регистратор.

Для определения коэффициента неуравновешенности, выходные сигналы блоков запоминания 71 и 73 поступают на соответствующие входы блока 55 деления, на выходе которого формируется подкоренное значение выражение (16), которое подается на блок 56 извлечения квадратного корня, затем поступает на масштабирующий блок 57 с коэффициентом передачи 100 Выходная величина kuo (формула 16)масш-1 . табирующего блока 57 является коэффицментом неуравновешенности, который также поступает на регистратор 45.

Для определения коэффициента несинусоидальности, выходные сигналы блоков запоминания 72 и 73 делятся в блоке 58 деления и на его выходе образуется подкоренное выражение формулы (17), которое подается на блок 59 для извлечения из него квадратного корня, который подвергается усилению масштабирующим блоком 60, имеющим коэффициент передачи равен 100. Выходная информация kHc (формула i 17) масштабирующего блока 60, представляющая собой коэффициент несинусоидальности трехфазного напряжения, поступает на блок 45 регистрации.

Таким образом, по окончанию обработки информации в вычислителе 54, последний из строб-импульсов с выходи элемента И 81 достигает выхода элемента 30 задержки. При этом открывается элемент И 28 и на его выходе появляется единичный сигнал, который поступает на счетный вход счетчика 24 и через элемент ИЛИ 27 на счетный вход счетчика 31. Этот импульс возвращает счетчик 31 в исходное нулевое состояние и открывает счет в счетчике 24.

Таким образом, при работе устройства в однократном режиме, указанный -сигнал, пройдя через переключатель 26, сбросит триггер 23 в ноль, при этом ключ 7 закроется и измерение прекратится. А при многократном режиме работы устройства, к этому моменту весь процесс начинается заново и так будет продолжаться до тех пор, пока не завершится цикл работы счетчика 24, который сигналом переноса через переключатель 26 сбросит триггер 23 также в ноль.

Таким образом, после накопления достаточного объема информации в последнем слу- чае, по содержимому регистратора 45 строятся гистограммы действующих значений симметричных составляющих и коэффициентов несимметрии, неуравновешенности и несинусоидальности напряжений трехфазной сети, по которой более достоверно оценивается качество электроэнергии.

Формула изобретения

0

5

0

5

0

5

0

5

управляемых ключей, причем три входные шины через блок суммирования напряжений и коммутирующий блок подключены к вх. дам первого, второго и третьегокл ючей, а выходы ключей подсоединены к информационному входу блока умножения, к двум установочным входам которого подключены выходы элементов И, а к управляющему входу - выход преобразователя кода в число импульсов, управляющий вход которого соединен с кодовым выходом счетчика номера гармоники, выход умножителя частоты подключен к входу преобразователя кода в число импульсов и к первому входу блока сдвига фазы, второй вход которого через первый фильтр низкой частоты и четвертый управляемый ключ подключен к выходу блока умножения, третий вход блока сдвига фа- гзы через делитель напряжения, второй фильтр низкой частоты и пятый управляемый ключ подключен к выходу блока умножения, выход блока сдвига фазы подключен к первым входам элементов И и к входу первого триггера первого счетчика, первый выход первого триггера первого счетчика соединен с первым и седьмым входами де- шифратора и вторым входом первого элемента И, второй выход первого триггера первого счетчика соединен с третьим и пятым входами дешифратора и вторым входом второго элемента И, первый выход второго триггера первого счетчика соединен с вторым и шестым входами дешифратора и управляющим входом пятого ключа, второй выход второго триггера первого счетчика соединен с четвертым и восьмым входами дешифратора и управляющим входом четвертого ключа, управляющие входы первого, второго и третьего ключей подключены к соответствующим выходам дешифратора, отличающееся тем, что, с целью повышения достоверности измерений путем измерения симметричных составляющих гармоник с последующей оценкой их среднеквадратических значений и коэффициентов как несимметрии и неуравновешенности, так и несинусоидальности напряжений трехфазной сети, в него введены пять управляемых ключей, два триггера, переключатель, второй счетчик, два элемента ИЛИ, третий счетчик, состоящий- из двух последовательно соединенных триггеров, восемь элементов И, элемент задержки, второй дешифратор, выполненный в виде трех элементов И, два квадратора, сумматор, блок извлечения квадратного корня и вычислитель, причем одна из входных шин через шестой ключ подключена к входу умножителя частоты, вход устройства Пуск подключен к единичному входу первого триггера, первому входу первого элемента ИЛИ и входу сброса второго счетчика, управляющий вход шестого ключа соединен с прямым выходом первого триггера, нулевой вход которого подключен к выходу переключателя, первый вход которого подключен к выходу переноса второго счетчика, а второй вход соединен с первым входом второго элемента ИЛИ и со счетным входом второго счетчика и выходом третье- ,го элемента И, первый вход которого соединен с единичным входом второго триггера и выходом элемента задержки,вход которого соединен с первым входом десятого элемента И, с первыми входами элементов И второго дешифратора, со стробирующим входом блока регистрации, с вторым входом первого элемента ИЛИ и четвертым выходом первого дешифратора, выход первого элемента ИЛИ подключен к счетному входу счетчика номера гармоники, вход сброса которого подключен к инверсному выходу пер- .вого триггера, выход переноса счетчика - к третьему входу первого и второму входу Iporo элементов ИЛИ, выход последнего соединен с входом первого триггера третьего счетчика и с третьим входом восьмого элемента И, выходом подключенного к нулевому входу второго триггера, прямой выход которого соединен с первым входом девятого элемента И, а инверсный выход триггера подключен к второму входу десятого элемента И, выходом соединенного с управляющим входом десятого ключа и первым управляющим входом вычислителя, прямой выход первого триггера третьего счетчика подключен к третьему входу второго элемента И второго дешифратора и к первым входам пятого и шестого элементов И, а инверсный выход - к третьим входам первого и третьего элементов И второго дешифратора, к первым входам четвертого, седьмого и восьмого элементов И, прямой выход второго триггера третьего счетчика соединен с вторым вхо- дом третьего элемента И второго дешифратора и с вторыми входами пятого и седьмого элементов И, а инверсный выход - с вторым входом первого элемента И второго дешифратора и с вторыми входами четвертого, шестого, восьмого и девятого элементов И, выход последнего подключен к второму входу второго элемента И второго дешифратора, выходы четвертого, шестого и седьмого элементов И соединены соответственно с первым, вторым и третьим управляющими входами коммутирующего блока, а выходы перзого, второго и третьего элементов И второго дешифратора подключены к управляющим входам седьмого,

восьмого и девятого ключей соответственно, информационные входы которых соединены с входами десятого ключа, блока извлечения квадратного корня и выходом

сумматора, первый и второй входы которого через квадраторы соединены с выходами соответствующих фильтров низких частот, а выходы седьмого, восьмого, девятого и десятого ключей подключены к информационным входам вычислителя, второй, третий и четвертый управляющие входы которого соединены с выходами пятого, шестого и седьмого элементов И, при этом выход пятого элемента И подключен к второму входу

третьего элемента И, а выходы блока извлечения квадратного корня и вычислителя - к информационным входам регистратора.

0

5

0

5

0

5

0

5

5

0

входам блока умножения, а его выходы через ключи и взвешивающие резисторы подключены к входу операционного усилителя выход которого является выходом блока умножения.

JA ав 0Ј 00 4 - ф