Устройство для контроля времени установления цифроаналогового преобразователя Советский патент 1993 года по МПК H03M1/10 H03M1/66 

Изобретение относится к автоматике и измерительной технике и может быть использовано в качестве самостоятельного блока и в виде составной части приборов для контроля времени установления цифро: аналогового преобразователя.

Известны устройства для измерения времени установления выходного сигнала

быстродействующих цифроаналоговых преобразователей, использующие компаратор- ные методы измерений/Погрешность измерения времени установления выходного сигнала цифроаналоговых преобразователей зависит от разрешающей способности по амплитуде и времени и определяется параметрами компараторов (их

чувствительностью по времени и амплитуде), частотой и нестабильностью генераторов импульсов и счетчиков.

Известно устройство для измерения времени установления выходного сигнала цифроаналогового преобразователя, содержащее задающий генератор импульсов, задатчик кодов, переключатель кодов, эталонный и контролируемый цифроаналого- вые преобразователи, генератор тактовых импульсов, блок задания зоны сравнения, два компаратора, два формирователя импульсов, два счетчика импульсов, блок логических элементов И, блок логических элементов И-НЕ, блок логических инверторов, два триггера, два элемента задержки, два элемента И, три элемента ИЛИ и выходной коммутатор.

Недостатком устройства-аналога является сложность и низкая точность измерения времени установления выходного сигнала цифроаналоговых преобразователей, переходный процесс которых имеет колебания, выбросы и другие искажения, т.е. быстродействующих цифроаналоговых преобразователей.

Наиболее близким по технической сущности.к предлагаемому устройству является устройство для контроля динамических параметров цифроаналогового преобразова-. теля.Устройство-прототип содержит задающий генератор импульсов, задатчик кодов, переключатель кодов, эталонный цифроа- м ал ого вый преобразователь, генератор тактовых импульсов, блок задания зоны сравнения, компараторы, формирователи импульсов, блок индикации результата измерения, элемент задержки, элементы И, элементы ИЛИ, элемент НЕ, пересчетную схему, блок задержки, выполненный на двух линиях задержки и переключателе, блок элементов И, регистр, элемент ЭКВИВАЛЕНТНОСТЬ. Блок задания зоны сравнения выполнен на источниках тока и токоограничивающих элементах в виде резисторов. Устройство позволяет автоматически измерять время распространения, нарастания и убывания выходного сигнала цифроаналогового преобразователя и время установления его выходного сигнала без предварительного определения вида переходного процесса, который может быть как экспоненциальным, так и с выбросами или с затухающими колебаниями.

Устройство-прототип представляет собой измеритель с широкими функциональными возможностями. С помощью устройства возможно оценивать динамические свойства как всего цифроаналогового

преобразователя, так и его отдельных составных частей. Преимущества такого устройства для контроля динамических параметров относительно медленнодействующих цифроаналоговых преобразователей очевидны. Однако из-за расширения функциональных возможностей, наряду с положительным эффектом, указанное техническое решение имеет тот недостаток, что

0 устройство усложняется и становится малопригодным для контроля динамических параметров быстродействующих и сверхбыстродействующих цифроаналоговых преобразователей. Трудности реализа5 ции генератора и пересчетной схемы гигагерцевого диапазона приводят к огра- - ничению разрешающей способности устройства. Кроме того, наличие логических элементов в цепях определения, момента

0 окончания переходного процесса приводит к возникновению задержек и искажений, увеличивающих погрешность по мере повышения быстродействия контролируемых цифроаналоговых преобразователей.

5 Таким образом, недостатком устройства-прототипа является низкая точность контроля времени установления выходного сигнала быстродействующего цифроаналогового преобразователя из-за ограничен0 ной разрешающей способности устройства и искажений в измерительных цепях.

Цель изобретения - повышение точности контроля времени установления цифро- аналогового преобразователя за счет

5 повышения разрешающей способности устройства.

Поставленная цель достигается тем, что в устройство для контроля времени установления выходного сигнала цифроаналогово0 го преобразователя, содержащее задающий генератор импульсов, задатчик кодов, переключатель кодов, эталонный цифроаналоговый преобразователь, блок задания зоны сравнения, два компаратора,

5 два формирователя импульсов, блок задержки, выполненный на двух линиях задержки и переключателе, элемент ИЛИ, четыре элемента И, блок элементов И, регистр, элемент ЭКВИВАЛЕНТНОСТЬ, блок

0 индикации результата контроля и контролируемый цифроаналоговый преобразователь, вводится формирователь импульсов и два триггера. Введение этих блоков и соответствующих связей между ними позволяет

5 уменьшить задержки и искажения сигналов в цепях определения момента окончания переходного процесса, упростить алгоритм контроля и само устройство и тем самым повысить его разрешающую способность, а также выдавать сигналы о возникших неисправностях в работе устройства, что, в совокупности, повышает точность измерения времени установления цифроаналогового преобразователя и достоверность контроля.

Известно техническое решение, имеющее сходную цепь с предлагаемым изобретением и предназначенное для выполнения аналогичной задачи, относится к тестерам для измерения времени установления выходных сигналов сверхбыстродействующих цифроаналоговых преобразователей (Бог- данскис Э, - А.К., Бартулис П.Ю. и др. Тестер для измерения динамических параметров сверхбыстродействующих ЦАП. - Электронная промышленность, 1985, № 9, с. 63- 64). Тестер содержит два кварцевых генератора импульсов, формирователь тест-импульсов и формирователь строб-импульсов, исследуемый цифроаналоговый преобразователь, три стробоскопических преобразователя, блок автоматической регулировки усиления, два ключа, блок коррекции, блок защиты цифроаналогового преобразователя, два блока тестирования, программатор, блок компараторов, счетчик, блок задания режимов измерения, блок управления и блок выдачи результатов измерений. Для повышения разрешающей способности в тестере используется стробоскопическое преобразование временного масштаба измеряемых параметров, а работа тестера основана на многотактном принципе и статической обработке выходных сигналов. Сложность и малопроизводи- тельность таких устройств ограничивает их применения в достижении поставенной цели..

Поскольку в предлагаемом устройстве поставленная цель достигается при использовании других технических решений, его сложность ниже, аппаратурные затраты меньше, а точность измерений и быстродействие выше, то предлагаемое устройство об- ладает всеми необходимыми для изобретения существенными отличиями.

Функциональная схема предлагаемого устройства для контроля времени установления цифроаналогового преобразователя изображена на фиг.1.

Устройство содержит задающий генератор 1 импульсов, задатчик 2 кодов, пере- ключатель 3 кодов, эталонный цифроаналоговый преобразователь (ЦАПэт) 4, блок 5 задания зоны сравнейия, компараторы 6 и 7, формирователи 8-10 импульсов, блок 11 задержки, выполненный на двух линиях 12 и 13 задержки и переключателе 14, элемент ИЛИ 15, элементы И 16-19, блок 20 элементов И, триггеры 21 и 22, регистр 23,

элемент ЭКВИВАЛЕНТНОСТЬ 24, блок 25 индикации результата контроля, контролируемый цифроаналоговый преобразователь (ЦАПх) 26, внешние входы 27 пуска задаю- 5 щего генератора 1 импульсов, внешний вход 28 установки в исходное состояние и внешние выходы 29 и 30 сигналов неисправности устройства.

Входы задающего генератора 1 импуль0 сов подключены к внешним входам 27 устройства, его выход соединен с входом управления переключателя 3 кодов и через первый формирователь 8 импульсов подключен ко входу первой линии 12 задержки,

5 а через первый формирователь 8 импульсов и элемент ИЛИ 15 подключен к первым входам триггеров 21, 22 и входу установки в исходное состояние регистра 23, которые через элемент ИЛИ 15 подключены также к

0 внешнему входу 28 устройства. Выход генератора 1 через второй формирователь 9 импульсов подключен также к первым входам элементов И 17-19. Первые, вторые и третьи выходы задатчика 2 кодов соединены соот5 ветственно с соответствующими первыми и вторыми информационными входами переключателя 3 кодов и с соответствующими входами эталонного 4 цифроаналогового преобразователя, выход которого подклю0 чен ко входу блока 5 задания зоны сравнения, первый и второй выходы которого подключены соответственно к первому входу компаратора 6 и второму входу компаратора 7, второй вход компаратора 6 и первый

5 вход компаратора 7 соединены с выходом контролируемого 26 цифроаналогоеого преобразователя, входы которого подключены к соответствующим выходам переключателя 3 кодов. Выходы компараоторов 6 и 7

0 через элемент И 16 соединены с входом формирователя 10 импул ьсов и третьим входом триггера 21, а выход формирователя 10 импульсов подключен к стробирующим входам блока 20 элементов И и регистра 23.

5 Выходы первой линии 12 задержки соединены с соответствующими выводами неподвижных контактов переключателя 14, вывод подвижного контакта которого соединен с входом второй линии 13 задержки, выходы

0 которой от первого до ( соединены с соответствующими информационными входами блока 20 элементов И, n-й выход которой соединен с вторым входом триггера 21, а (п+1)-й выход второй линии 13 задержки

5 подключен к второму входу триггера 22, Информационные выходы блока 20 элементов И объединены с соответствующими входами регистра 23 и элемента ЭКВИВАЛЕНТНОСТЬ 24, выход которого подключен к третьему входу триггера 22, инвертирующий выход триггера 22 соединен с третьим входом элемента И 17, второй вход которого соединен с неинвертирующим выходом триггера 21. а выход элемента И 17 подключен к управляющему входу блока 25, информационные входы которого соединены с регистром 23. Инвертирующий выход триггера 21 соединен с вторым входом элемента И 18, неинвертирующий выход триггера 22 соединен с вторым входом элемента И 19, а выходы элементов И 18 и 19 подключены соответственно к внешним выходам 29 и 30 устройства.

Генератор 1 импульсов может быть реализован по одной из типовых схем (см. например, Справочник по интегральным микросхемам/Под ред. Б.В.Тарабрина. - М.: Энергия, 1980, Рис. 5-143 на стр. 669, рис. 5-144 на стр. 670 и др.). Период следования импульсов генератора 1 должен по длительности превышать время установления контролируемого 24 цифроа налогового преобразователя.

В качестве эталонного 4 цифроаналого- вого преобразователя может использовать- ся устройство, реализованное по различным схемам и на разной элементной базе, в том числе на основе серийных интегральных микросхем, например, прецизионных ИС ЦАП типа К594ПА1, К1118ПА2 и др.

Компараторы б и 7 могут быть реализованы на основе серийных ИС, например, микросхем K597CAI - ИС компаратора с временем задержки выключения не превышающей 6 не, микросхем K52ICA4 и др. Поскольку в предлагаемом устройстве для компараторов 6 и: 7 не так важно время срабатывания, как их чувствительность и идентичность, то для высокоточных измерений (10... 14-разрядных быстродействующих цифроаналогрвых преобразователей) могут быть использованы прецизионные компараторы, например, ИС сдвоенных компараторов с раздельными выходами.

В качестве формирователей 8, 9 и 10 могут .быть. использованытиповые схемы формирователей коротких импульсов по фронту для формирователей 8 и 10 и по сразу для формирователя 9 (Там же, Рис. 5-140, 5-142 s на стр. 667-668), а в качестве элементов построения - быстродействующие И С, нал римбр. серий 100,500 и др.

Сущность остальных блоков и элементов предлагаемого устройства ясна из их обозначения.

Устройство для контроля времени установления цифроаналогового преобразователя работает следующим образом.

В исходном состоянии импульсы на выходе задающего генератора 1 отсутствуют, на первых выходах задатчика 2 кодов установлен код Nf. на вторых выходах -N2, на

третьих выходах -Ыэт- На входах контролируемого 26 цифроаналогового преобразователя установлен код NI N что обуславливает на его выходе сигнал с уровнем VNL на выходе компаратора бустановлен единичный сигнал, на выходе компаратора 7 установлен нулевой сигнал, переключатель 14 установлен в такое положение, которое обеспечивает задержку импульса на выходе блока 11 задержки на

время, соответствующее времени установления контролируемого 26 цифроаналогового преобразователя, элементы И 16-19 закрыты, триггеры 21 и 22 установлены в исходное состояние, т.е. на их неинвертирующих выходах установлены нулевые сигналы, а на их инвертирующих выходах - .единичные сигналы, на выходах регистра 23 - нулевые сигналы, на внешних входах 27 задающего генератора 1 импульсов сигналы

пуска отсутствуют,: Для контроля времени установления tycr, в течение которого выходной сигнал контролируемого 26 цифроаналогового преобразователя возрастает, от значения

VNI до VN2 при NI N2, код N3T в задатчике 2 кодов устанавливается та 1C, что сигнал V3r на выходе эталонного 4 цифроаналогового преобразователя равен

установившемуся значению VN2 на выходе

контролируемого 26 цифроаналогового преобразователя. На выходах блока 5 задания зоны сравнения устанавливаются сигналы (Уэт - Л/) и (V3T + Av), первый из которых поступает на первый вход первого компаратора 6, а второй - на второй вход второго компаратора.Таким образом, задается зона установления ±Ду выходного сигнала контролируемого 26 цифроаналогового преобразователя, равная, например, ± 0,5

младшего кванта его выходного сигнала. Контроль времени установления начинается с момента прихода сигнала пуска на внешние входы 27 задающего генератора 1 импульсов.

При нарастании сигнала на выходе контролируемого 26 цифроаналогового преобразователя работа устройства иллюстрируется диаграммами на фиг.2. На фиг.2,а показан Уги генератора 1, поступающий на вход переключателя 3 кодов и формирователя 8 импульсов (фиг.2,в) в момент времени ti, на фиг.2б - сигнал на выходе контролируемого 26 цифроаналогового пре- . образователя, изменяющийся от значения

VNI до V№ и сигналы (V3r +Av ) и (V3t -Av), задающие верхнюю и нижнюю зоны установления соответственно. В момент переключения компаратора 6 (момент t2, фиг,2,г) на его выходе формируется единичный сигнал, который поступает через элемент И 16 на вход формирователя 10 импульсов, на выходе которого формируется короткий строб-импульс (фиг.2,ж), воздействующий на стробирующие входы блока 20 элементов И и регистра 23, При дальнейшем возрастании выходного сигнала контролируемого 26 цифроаналогового преобразователя срабатывает компаратор 7 (момент 1з) и на его выходе формируется нулевой сигнал (фиг.2,д). С течением времени сигнал на вы- хое контролируемого 26 цифроаналогового преобразователя начинает убывать, При достижении равенства сигналов на выходе контролируемого 26 цифроаналогового преобразователя и (V3T+ Ay) компаратор 7 снова переключается (момент и, фиг.2,д) и на его выходе формируется единичный сигнал, который поступает через элемент И 16 на вход формирователя 10 импульсов, на выходе которого формируется короткий строб- импульс (фиг.2,ж), воздействующий на стробирующие входы блока 20 элементов И и регистра 23.

При дальнейшем убывании выходного сигнала контролируемого цифроаналогового преобразователя 26 компаратор 6 возвращается в исходное состояние (момент ts, фиг.З.г) и в дальнейшем работа устройства в целом повторяется. В момент te происходит последнее срабатывание компаратора 6, на его выходе устанавливается единичный сигнал (фиг.2,г), который поступает через элемент И 16 на вход формирователя 10 импульсов, на выходе которого формируется короткий строб-импульс (фиг.2,ж), воздействующий на стробирующие входы блока 20 элементов И и регистра 23. В момент te совпадения задержанного импульса на одном из информационных входов (от 1 до п-1) блока 19 элементов И (фиг.2,е) со строб-импульсом (фиг.2,ж) на соответствующих выходах блока 20 устанавливаются единичные сигналы, которые записываются в регистр 23, После этого с течением времени задержанный импульс устанавливается на n-ом выходе линии 13 задержки (момент t, фиг,2,е) и воздействует на второй вход триггера 21, Если на третьем входе триггера 21 в этот момент воздействует единичный сигнал, чтр происходит в случае, если сигнал контролируемого цифроаналогового преобразователя 26 находится в зоне установления ±Av, то на неинвертирующем

выходе триггера 21 устанавливается единичный сигнал (фиг.2,з), а на его неинвертирующем выходе - нулевой сигнал.

После окончания действия импульса 5 VC.H генератора 1 сигнал на выходе контролируемого 26 цифроаналогового преобразователя опять изменяется и с течением времени стремится к VNL Одновременно с этим по срезу импульса Vi-.и формировате10 лем 9 формируется короткий импульс (момент tg, фиг,3,к) который поступает через .. элемент И 16 науправляющий вход блока 25 и разрешает считывание информации с регистра 23 в блок 25 индикации результата

5 контроля.

В момент времени, когда изменяющийся сигнал на выходе контролируемого цифроаналогового преобразователя 26 выходит за нижний уровень зоны установления

0 ±Av, компаратор 6 опять срабатывает, на его выходе появляется нулевой сигнал и устройство в целом устанавливается в исходное состояние. Установка в исходное состояние триггеров 21 и 22 и регистра 23

5 осуществляется через элемент ИЛИ 15 либо путем установления единичного сигнала на 7 внешнем входе 28 устройства, либо же, если этого не производится, коротким импульсом формирователя 8 при приходе еледую0 щего импульса Vr.n с выхода генератора 1, после чего процесс контроля повторяется.

Время установления выходного сигнала контролируемого цифроаналогового преобразователя 26 в пределах заданной зоны

5 ±Av определяется как интервал времени

от появления короткого импульса формирователя 8 на входе блока 11 задержки др момента последнего совладения задержанного импульса на информационных входах

0 элементов И блока 20 со строб-сигналом на стробирующем входе этого блока и равна сумме времени задержки линий 12 и 13 блока 11. т.е. tycr 1зд1 + 13д2 на момент совпадения.

5 Поскольку время задержки т.зд1 равно Ожидаемому времени установления контролируемого цифроаналогового преобразователя 26 и устанавливается с помощью переключателя 14 перед началом работы ус-.

0 тройства, то результатом контроля, является определение величины отклонения времени tycr в контролируемом 26 цифроаналоговом преобразователе от ожидаемого значения, установленного с помощью переключателя

5 14. Этот результат, равный времени задержки зд2, в виде цифрового кода С: выходов регистра 23 поступает в блок 25, где производится дешифрация и осуществляется его ..,-.. выдача в принятых единицах размерности.

Временная диаграмма работы устройства при контроле времени установления tyci, когда выходной сигнал контролируемого цифроаналогового преобразователя 26 возрастает от значения VNI до VN2 (при NI N2) в случае вхождения выходного сигнала контролируемого 26 цифроаналогового преобразователя в зону установления сторону верхнего уровня (V3r + Av), показана на фиг.З. При этом устройство работает также, как и в рассмотренном случае контроля tycj, с тем лишь отличием, что в момент te происходит последнее срабатывание компаратора 7, на его выходе устанавливается единичный сигнал (фиг.З.д), который посту- паёт через элемент И 16 на вход формирователя 10 импульсов, на выходе которого формируется короткий строб-импульс (фиг.З.ж), воздействующий на стробирую- щие входы блока 20 элементов И и регистра 23. - -

Временная диаграмма работы устройства при контроле времени установления tyci, когда выходной сигнал контролируемого 26 цифроаналогового преобразователя убывает от значения. VNI до VN2 (при NI №) в случае вхождения выходного сигнала контролируемого цифроаналового преобразователя 26 в зону установления ±Дусо стороны верхнего уровня (V3T + AV ), показа- на на фиг.4, а со стороны нижнего уровня (V3T - Av) - на фиг,5. При этом устройство работает так же, как и в рассмотренных случаях контроля tycr, с теми лишь отличиями, что в момент t2 первым срабатывает компа- ратор 7 и на его выходе устанавливается единичный сигнал (фиг.4, д и 5, с).

Для исключения влияния возможных сбоев в работе блоков устройства достоверность результатов контроля в нем осущест- вляется выдача сигналов неисправности. Сигнал неисправности формируется триггером 21 по выходным сигналам компараторов б и 7, поступающих через элемент И 16 на третий вход триггера 21. Если к моменту установлёнШ задержанного импульса на п- ом выходе бока 11 задержки (моменты п на фйг,2 и 4 и tg на фиг.З и 5) на третьем входе триггера 21 воздействует нулевой сигнал, что происходит в случае, если в тот же мо- мент сигнал контролируемого цифроаналогового преобразователя 26 не находится в зоне установления ± AV, то на неинвертирующем выходе триггера 21 устанавливается нулевой сигнал, запрещающий в дальнейшем считывание информации из регистра 23 в блок 25, а на инвертирующем выходе триггера 21 устанавливается единичный сигнал, который в конце рабочего такта устройства поступает через элемент.И

5 0

5 0 5

0 5 0 ,.

5

18 на внешний выход 29 и воспринимается как неисправность в работе устройства.

Сигнал неисправности формируется также элементом ЭКВИВАЛЕНТНОСТЬ 24 и триггером 22 по выходным сигналам блока 20. В случае, если в результате контроля на всех выходах элементов И блока 20 сформированы нулевые сигналы или единичные сигналы, то на выходе элемента ЭКВИВАЛЕНТНОСТЬ 24 устанавливается единичный сигнал, по которому в момент установления задержанного импульса на (п+1)-ом выходе блока 11 задержки (моменты Чв на фиг.2 и 4 и tio на фиг.З и 5) на инвертирующем выходе триггера 22 устанавливается нулевой сигнал, запрещающий в дальнейшем считывание информации из регистра 23 в блок 25, а на неинвертирующем выходе триггера 22 устанавливается единичный сигнал (фиг.2,и, 3,и, 4,и, 5,и), который в конце рабочего такта устройства поступает через элемент И 19 на внешний выход 30 и воспринимается как неисправность в работе устройства. Причиной появления сигналов неисправности может, служить либо неработоспособность контролируемого 26 цифроаналогового преобразо- вателя, либо сбои в работе блоков устройства, а также ошибки в установке кодов Ni, Na. N3r и положения переключателя 14 блока 11. Возможность обнаружения неисправности позволяет повысить достоверность результатов контроля.

Устройство позволяет контролировать время установления как однололярных цифроаналоговых преобразователей с выход- ными сигналами положительной или отрицательной полярности, так и биполярных цифроаналоговых преобразователей. Алгоритм его работы остается таким же, как и б рассмотренных случаях, но при этом изменение выходного сигнала от нулевого значения (или от значения положительной полярности для биполярных цифроаналоговых преобразователей) до значений отрицательнойполярности должно восприниматься как его убывание и наоборот, изменение выходного сигнала от значений отрицательной полярности до нулевого значения (или значения положительной полярности для биполярных цифроаналоговых преобразователей) должно восприниматься как его нарастание. Для обеспечения возможности контроля времени установления биполярных цифроаналоговых преобразователей, эталонный 4 цифроаналоговый преобразоватль также должен быть биполярным, что может быть обеспечено путем смещения однополярного диапазона.

Формула изобретения

Устройство для контроля времени устаовления цифроэналогового преобразоваеля содержащее задающий генератор мпульсов, вход которого является шиной Пуск а выход соединен с входом управлеия переключателя кодов и входами первого и второго формирователей импульсов, задатчик кодов, первые, вторые и третьи выходы которого соединены соответственно с соответствующими первыми и вторыми информационными входами переключателя кодов и с соответствующими информационными входами эталонного цифроаналогового преобразователя, выход которого подключен к входу блока задания зоны сравнения, первый и второй выходы которого подключены соответственно к первым входам первого и второго компараторов, вторые входы которых являются входной шиной устройства, выходной шиной которого являются выходы переключателя кодов, выход первого компаратора соединен с первым входом первого элементоа И, выход первого формирователя импульсов подключен к входу блока задержки, выходы с первого по п-1 соединены с соответствующими информационными входами блока элементов И, выходы которого соединены с соответствующими информационными входами регистра и элемента ЭКВИВАЛЕНТНОСТЬ, а выходы регистра соединены соответственно с информационными входами блока индикации результата контроля, элемент ИЛИ, отличающееся тем, что, с целью

повышения точности за счет повышения разрешающей способности устройства, в него введены третий формирователь импульсов и два триггера, при этом первый вход элемента ИЛИ является шиной Исходное состояние, второй вход соединен с выходом первого формирователя импульсов, а выход подключен к входам установки в О регистра, первого и второго триггеров, вы- 0 ход второго компаратора соединен с вторым входом первого элемента И, выход которого подключен к информационному входу первого триггера и через третий формирователь импульсов подключен к строби- 5 рующему входу блока элементов И. п-й выход блока задержки соединен с входом синхронизации первого триггера, неинвён- тирующий выход которого подключен к первому входу второго элемента И, первый вход 0 которого соединен с выходом второго формирователя импульсов и объединен с первыми входами третьего и четвертого элементов И, третий вход второго элемента И соединен с инвертирующим выходом вто- 5 рого триггера, а выход подключен к управляющему входу блока индикации результата контроля, инвертирующий выход первого триггера соединен с вторым входом третьего элемента И, второй вход четвертого эле- 0 мента И подключен к неинвертирующему выходу второго триггера, вход1 синхронизации которого соединен с.п+1-м выходом блока задержки, а информационный вход - с выходом элемента ЭКВИВАЛЕНТНОСТЬ, 35 выходы третьего и четвертого элементов И являются шиной Неисправность.

Изобретение относится к автоматике и измерительной технике и может быть использовано в качестве самостоятельного блока и в виде составной части приборов для контроля времени установления цифро- аналогового преобразователя. Целью изобретения является повышение точности контроля времени установления цифроана- логового преобразователя за счет повышения разрешающей способности устройства. Устройство содержит задающий генератор импульсов, задатчик кодов, переключатель кодов, контролируемый и эталонный цифроаналоговые преобразователи, блок задания зоны сравнения, два компаратора, три формирователя импульсов, блок задержки, выполненный на двух линиях задержки и переключателе, элемент ИЛИ, четыре элемента И, блок элементов И, два триггера, регистр, элемент ЭКВИВАЛЕНТНОСТЬ, блок индикации результатов контроля, внешние входы пуска устройства, внешний вход установки в исходное.состояние устройства и внешние выходы сигнала неисправности устройства. Особенность устройства заключается в том, что для определения момента установления выходного сигнала контролируемого цйфроаналогово- го преобразователя в пределах заданной зоны используются два компаратора, .элемент И, формирователь импульсов и триггер. Для исключения возможных сбоев в работе блоков устройства на достоверность результатов контроля в нем осуществляется выдача сигналов неисправности и б/юкиро- вания выдачи результата контроля с помощью элемента ЭКВИВАЛЕНТНОСТЬ, двух триггеров и трех элементов И. 5 ил. VJ СО Os о