Устройство для управления N - фазным импульсным преобразователем напряжения Советский патент 1993 года по МПК H02M1/08 

Изобретение относится к области электротехники, в частности к вторичным источникам питания, и может быть использовано для преобразования постоянного напряжения в постоянное в различных радиотехнических устройствах.

Известен преобразователь напряжения, содержащий N преобразовательных ячеек, включенных по входу параллельно, по выходу последовательно, каждая из которых состоит из двухтактного усилителя мощности с выходным трансформатором с дополнительными управляющими обмотками, выпрямителя с фильтрами, а также блока запуска, выход которого соединен с управляющими входами первой преобразовательной ячейки, дополнительные управляющие обмотки каждой ячейки подключены к управляющим входам последующей преобразовательной ячейки, кроме последней, управляющие обмотки которой соединены с управляющими входами первой преобразовательной ячейки.

Однако этот преобразователь обладает низкой надёжностью и низким качеством выходного напряжения.

Наиболее близким по технической сущности и достигаемому результату к изобретению является ключевой стабилизатор, содержащий N преобразовательный ячеек, каждая из которых состоит из последовательно соединенны): инвертора (двухтактно- то усилителя мощности) с управляющим входом, трансформатора, выпрямителя, фильтра и (N-1) регулирующих ключей, причем выходы преобразовательных ячеек соединены последовательно, генератора тактовых импульсов, преобразователя временных интервалов, многофазный задающий генератор, ключевой регулятор с управляющим входом и N широтно-импуль- сных к модуляторов.

Недостатками стабилизатора являются: отсутствие средств защиты транзисторов двухтактного усилителя мощности от сквозных токов и недоиспользование преимуществ многофазного построения при

ел

с

4 О

Ю

Р

использовании LC-фильтров в каждой преобразовательной ячейке.

Цель изобретения - унификация схемы, повышение надежности, снижение массога- баритных показателей, повышение качества выходного напряжения.

Поставленная цель достигается тем, что устройство управления многофазным им- г1ульснШ п р,еобраз6бателем напряжения На осШвё бу йых инверторов, импуль- съг управленйяГ силовыми коммутаторами которых для обеспечения симметричности управления и гарантированного запирания силЬвых коммутаторов формируются путем суммирования в базовых цепях этих транзисторов разнополярных импульсов сдвинутых во времени относительно друг друга содержит в каждой фазе цель, обеспечивающую надежное формирование меандра сдвинутого по фазе, состоящую из элемента задержки, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двухвходового элемента ИЛИ- НЕ. Для исключения возникновения сквозных токов в силовых транзисторах обеспечено ограничение сигнала усилителя рассогласования по минимальной величине, а для исключения переходных процессов в цифровой части при подключении нагрузки тот же сигнал ограничен и по минимальной величине, что обеспечивает повышение йадежности устройства путем введения информационных связей между D-триггерами соседних фаз. Каждая фаза переключается в состояние, соответствующее предыдущей по времени фазе.

На чертеже показана принципиальная схеме устройства.

Устройство содержит четыре однотипных модуля 1, 2, 3 и 4, каждый из которых состоит из двухтактнрго.инвертора, подключенного своим входом к выходу предварительного усилителя мощности с трансформаторным сумматором мёандро- вых сигналов на выходе 6, вход которого в свою очередь подключен к прямым и инверсным выходам D-триггера 7, 8, а также из широтно-импульсного модулятора 9 соединённого одним из входов с точкой соединения усилителя 10 сигнала ошибки с диодно-резисторным ограничителем 11, другим входом с соответствующим выходом многофазного задающего генератора 12, двух логических инверторов: первый из них 13 соединен своим входом с точкой соединения выхода широтно-импульсного модулятора 9 с одним из входов двухвходового элемента ЙЛИ-НЕ 14 выходом подключенного к С-входу D-триггера 8, а выходом с одним из входов второго двухвходового элемента ИЛИ-НЕ 15, второй вход которого

подключен к выходу второго логического инвертора 16, а выход соединен с С-входом D-триггера 7, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Первый из них 17 своим выходом

соединен со входом инвертора 16 и вторым входом двухвходового элемента ИЛИ-НЕ 14, один из его входов подключен к шине общей второй к выходу элемента задержки 18, который своим входом соединен с

0 выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, один из входов которого подключен к инверсному выходу D-триггера 8, а второй к точке соединения D-входа D-триггера 8 с инверсным выходом D-триггера 7.

5 Устройство содержит мостовой выпрямитель 20, установленный на выходе двухтактного инвертора 5. Все выпрямители соединяются последовательно обеспечивая суммирование выходных напряжений каж0 дои фазы. Последовательно с ними стоит выходной фильтр 21 подключенный своим выходом к нагрузке и входу усилителя рассогласования 10.

Работы устройства рассматривается в

5 режиме запуска, в установившемся режиме и режиме сбоя цифровой части.

В режиме запуска устройство работает следующим образом. При включении питания дифференцирующая цепь устанавливэ0 ет Ь-триггеры 7 в состояние лог. О, а триггеры 8 - в состояние лог. 1.

Управление осуществляется широтно- модулированными сигналами с временным сдвигом T/N, где Т - период работы много5 фазного генератора пилообразного напряжения (МГПИ), а N - число фаз. Первый по времени сигнал МГПН поступает на один из входов широтно-импульсного модулятора 9 фазы 1 на второй вход которого поступает

0 максимальный сигнал с усилителя рассогласования. В результате сравнения на выходе модулятора появляется широтно-модулиро- ванный сигнал управления. Так как D-триг- герры 7, 8 данной фазы находятся в

5 противоположных состояниях, то на выходе элемента 19 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал лог. 1 который, не преобра- зуясь, передается через элемент задержки 18 на один из входов элемента 17 ИСКЛЮ0 ЧАЮЩЕЕ ИЛИ. Таким образом, при противоположных, состояниях триггеров на выходе элемента 17 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал .лог. 1. Этот сигнал инвертируется инвертором 16 и лог. О по5 дается на один из входов двухвходвого элемента ИЛИ-НЕ 15, разрешая прохождение управляющего ШИМ сигнала, который подается на второй вход элемента 15 через инвертор 13, на выход элемента 15, соединенного с С-входом Ь-триггера 7.

Таким образом, триггер 7, на D-входе которого присутствует сигнал с инвертирующего выхода D-триггера 7 фазы 4 логическая Т, при приходе переднего фронта ШИМ импульс изменит свое состояние с О на 1. Это приводит к изменению состояния элемента 19 с 1 на О и с задержкой, определяется элементом 18 изменит состояние элемента 17 с 1 на О. Изменение состояния элемента 17 блокирует прохождение сигналов через элемент 15 и разрешает прохождение ШИМ импульса через второй вход элемента 1-4, который до момента смены состояния D-триггеров 7 был заблокирован. Таким образом, задний фронт ШИМ импульса попадает на вход О D-триггера 8, изменяет состояние на его прямом выходе с 1 на О. При этом состояния на инверсных выходах 7, 8 D-триггеров становятся различными, что приводит к появлению Г на выходе элемента 19 и через время задержки элемента 18 этот сигнал, придя на первый вход элемента 17 изменит его выходное состояние на 1, что приведет к блокированию прохождения сигналов через элемент 14 на С-вход D-триггера 8 и разблокирует элемент 15 для прохождения нового ШИМ импульса, а на С-вход D-триггера 7. Так схема вернется в исходное состояние, но с новыми состояниями D-триггеров

7 и 8. Через время t- тг где Т - период работы МГПИ;

N - количество фаз;

I - номер модуля (фазы).

Описанный процесс повторится в каждой последующей фазе с некоторыми отличиями.

Так сигнал на D-вход D-триггера 7 будет поступать с .предыдущей фазы с прямого выхода D-триггера 7.

Рассмотрим отдельно работу D-тригге- рэ 7 четвертной фазы.

По прошествии цикла работы всей схемы все D-триггеры 7 будут иметь на своих прямых выходах сигнал И1, все D-триггеры

8 - сигнал О.

В следующем цикле работы схемы на D-входе D-триггера 7 будет иметь сигнал с инверсного выхода 7 D-триггера 4 фазы О, который по прошествии второго цикла работы схемы перепитется на выходы всех D- триггеров 7. а на выходах всех D-триггёров 8 соответственно будут установлены 1.

Так как каждая фаза выступает как делитель частоты входного ШИМ сигнала в два раза. На выходах D-триггеров будут присутствовать сигналы с частотой в два раза меньше частоты ШИМ импульсов, поступающих на каждую фазу.

При установившемся режиме работы фазы между сигналами D-триггеров 7 и 8 каждой фазы зависят от длительности ШИМ импульса так как измерение информации

5 D-триггера 7 идет по переднему,D-триггера 8 по заднему фронтам этого импульса.

Четыре меандра, в фазовые сдвиги которых преобразована информация о длительности ШИМ импульса, поступают на

0 предварительный усилитель мощности б с трансформаторным сумматором на выходе С его помощью непосредственно на базах силовых транзисторов двухтактного инвертора получают управляющие сигналы. На

5 выходах всех фаз их мощности суммируют и питают нагрузку.

Так, при запуске в первом цикле работы .... МГ.НП пилообразующиё напряжения еще не распределены по. времени с необходимым

0. сдвигом, то возможны появления меандров с не соответствующей фазой. Для устранения нэже лательйых эффектов в предварительномусдаи т елё Шщн бТТи его а питание целесообразно подключать с за5 держкой относительно питания цифровой части. . ,

При сбое цифровой части (ложное срабатывание триггера). Информация на D- вход каждого D-триггера 7 приходит с

0 выхода D-триггера 7 предыдущей фазы, а каждый последующий триггер установится в состояние, соответствующее предыдущему, и вся схема переходит в режим работы с изменением фазы на 180°, Так, сбой в схеме

5 может существовать только один такт задающего генератора.

Формула изобретения Устройство для управления N-фазным

0 импульсным преобразователем, напряжения, включающим N двухтактных инверторов, выходы которых подключены к входам соответствующих мостовых выпрямителей, включенных последовательно между вьгход5 ными выводами преобразователя, содержащее датчик сигнала рассогласования, первый вход которого предназначен для подключения к выходу преобразователя, а второй вход предназначен для подключения

0 к источнику опорного.напряжения.М широт- но-импульсных модуляторов, первые входы которых объединены, а вторые соединены с соответствующими выходами многофазного задающего генератора, отличающе5 е с я тем, что, с целью повышения помехоустойчивости, введены N формирователей сигналов управления, двухуровневый ограничитель напряжения и дифференцирующая RC-цепь, вход которой предназначен для подключения к источнику питания, при чем каждый из формирователей сигналов управления выполнен в виде инвертора, вход которого является входом формирователя сигналов управления и соединен с первым входом первого элемента ИЛИ-НЕ, а выход соединен с первым входом второго элементаЙЛЙ-НЕ, второй вход которого соединен с выходом второго инвертора, а выход - с С-в ходом первого D-триггера, инверсный выход которого соединен с D- входом второго D-триггера и первым вхо- д ом з л емейта И С К Л Ю Ч А Ю ЩЕ Е И Л И, второй вход которого соединен с инверсным выходом второго D-триггера, а выход - с входом элемента задержки, выход которого соединен с входом третьего инвертора, выход которого соединен с входом второго инвертора и вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с С-входом второго D-триггера, выходы первого и второго D-триггеров соединены соответственно с первым и вторым входами трансформаторного сумматора сигналов, выход которого является выходом формирователя сигналов управления, входы формирователей сигналов управления соединены с выходами соответствующих широтно-им- пульсных модуляторов, а выходы предназначены для подключения к входам соответствующих двухтактных инверторов, D-вход первого D-триггера первого по току работы формирователя управляющих импульсов соединен е инверсным выходом

первого D-триггера последнего формирователя управляющих импульсов, а D-входы первых D-триггеров остальных формирователей управляющих импульсов соединены с прямыми выходами первых D-триггеров

предыдущих по такту работы формирователей управляющих импульсов, R-входы первых и S-входы вторых D-триггеров формирователей управляющих импульсов объединены и соединены с выходом дифферен цйрующей RC-цепи, а выход датчика сигнала рассогласования соединен с первыми входами широтно-импульсных модуляторов через двухуровневый ограничитель напряжения.

Сущность изобретения: устройство со держит формирователи сигналов управления, каждый из которых содержит первые и вторые D-триггеры, причем первые выходы первых D-триггеров каждой фазы соединены с D-входами D-триггеров предыдущей фазы, а R-входы первых D-триггеров и S-вхо- ды вторых D-триггеров соединены с выходом дифференцирующей цёгУи, вход которой подключен к источнику питания, что исключает продолжительные сбои в работе устройства, а вб1Хбды фбрмйр6ватёлёй сигналов управления соединены с входами соответствующих двухфазных инверторов. 1 ил.