Блок управления многофазным импульсным стабилизатором напряжения Советский патент 1989 года по МПК H02M5/257 G05F1/56 

О5

о 4

Изобретение относится к электротехнике.

Целью изобретения является улучшение качества процесса регулирования, j. снижение потребляемой мощности и упрощение управления.

На фиг. 1 представлена схема блока управления многофазного импульсного стабилизатора напряжения; на фиг. 2 - ю эпюры напряжения, поясняющие работу блока управления при количестве силовых преобразовательных фаз .

Устройство содержит источник питания (ИП) 1, подключенный к преобразр-15 вательным фазам (ПФ) 2, выходные цепи которых подключены к нагрузке (Н) 3, и блок управлен ия (БУ) 4, который содержит первый генератор синхроимпульсов (геи) 5, счетчик Джонсона 20 (СД) 6, формирователь пилообразных импульсов (ФПИ) 7, N триггеров 8, ши- ротно-импульсный модулятор (ВММ) 9, триггер 10 управления, схему сравнения (СС) 11, источник опорного напря- 25 женин (ИОН) 12, N-разрядный регистр 13 сдвига, второй генератор синхроимпульсов (геи) 14, логический эле- мент И 15.

ИП 1 и силовые ПФ 2 имеют две об- 30 щие шины.

Первьй геи 5 БУ 4 своим выходом соединен с входом счетчика Джонсона б. Первый выход счетчика Джонсона 6 соединен с входом ФПИ 7, а все выходы от 35 первого до N-ro подсоединены к входам синхронизации соответственно от первого до N-ro триггера 8. Выход ФПИ 1 -соединен с первым входом ШИМ 9, выход которого соединен с входом синхрони- 40 зации триггера 10 управления, а вто- .рой вход соединен с выходом СС 11, при этом один из входов СС 11 подключен к ИОН 12, другой - к выходным клеммам, к которым подключена нагруз-дб ка 3. Прямой выход каждого из N триггеров 8 соединен с управляющим входом соответствующей ПФ 2, вход D соединен с плюсовой шиной питания БУ 4, а вход R - с соответствзпощим выходом JQ от первого до К-го разряда N-разряд- ного регистра 13 сдвига. Вход D триггера 10 управления соединен с плюсовой шиной питания БУ 4, вход R подсоединен к соединенным между со бой BXO-JJ ду R и выходу N-ro разряда N-разряд- ного регистра 13 сдвига, а -выход соединен с входом второго геи 14, выход которого соединен с входом синхронизации N-разрядного регистра 13 сдвига, вход D которого соединен с выхоом логического элемента И 15, один вход которого соединен с прямым выходом первого триггера, а другой вход соединен с инверсным выходом N-ro триггера 8.

Эпюры напряжения (фиг.2), поясняющие работу блока управления многофазного импульсного стабилизатора напряжения, представлены следующим образом: эпюра 14 - выход первого ГСИ 5; эпюры 15 - 18 - соответственно первый, второй, третий и четвертый выхоы счетчика .Джонсона 6; эпюра 9 - выход ФПИ 7; эпюра 20 - выход ШИП 9; 21 - выход второго ГСИ 14; 22 - 25 - соответственно прямые выходы первого, второго, третьего и четвертого триггеров 8.Многофазный импульсный стабилизатор работает следующим образом.

С выхода первого ГСИ 5 импульсы

Т

с периодом , где Т - период коммутации силовых ПФ 2, поступают на . вход счетчика Джонсона 6 (фиг. 2, эпюра 14).

С выходов счетчика Джонсона 6 поступают импульсы с периодом Т, причем импульсы с каждого п-го выхода счетчика сдвинуты по фазе относительно импульсов с П-1-ГО предыдущего выхода на Лостоянную величину, равную периоду работы первого ГСИ 5 - Т (фиг. 2, эпюры 15-18).

По передним фронтам импульсов, поступающих с выходов счетчика Джонсона 6, триггеры 8 перебрасываются в единичное состояние. На выходе ФПИ 7 формируются несимметричные пилообразные импульсы напряжения синхронизированные передними фронтами положительных импульсов, поступающих с первого выхода счетчика Джонсона 6 (фиг. 2, эпюра 19). На выходе ШИМ 9 формируется нулевой широтно-модулиро- ванный сигнал, передний фронт при переходе из 1 в О которого совпадает с передним фронтом импульсов, поступающих с первого выхода счетчика Джонсона 6, а задний фронт определяется уровнем напряжения, поступающим на

второй вход ШИМ 9 с вьтхода СС 11 (фиг. 2, эпюра 20). Уровень напряжения с выхода СС 11 определяется разностью между напряжением ИОН 12 и напряжением, поступающим с выходных

клемм. По заднему фронту (ОП) широт- номодулированного сигнала триггер 10 управления перебрасывается в единичное состояние и производит включение второго геи 14. С выхода второго ГСИ 14 начинают поступать импульсы с периодом, равным периоду импульсов с выхода первого ГСИ 5 - Т (фиг.2, эпюра 21). В момент включения второго ГСИ 14 на его выходе формируется положительный импульс, передний фрон которого совпадает с задним фронтом (0/1) нулевых импульсов с выхода UMM 9.

К моменту включения второго ГСИ 14 первый триггер 8 находится в единичном состоянии, а N-ый триггер 8 находится еще в нулевом состоянии. В результате на вход N-разрядного регистра 13 сдвига с выхода логического элемента И 15 поступает уровень напряженияj соответствующий логической единице. Поэтому по переднему фронту импульса, поступающего с выхо да второго ГСИ 14 после его включения, происходит установка, первого разряда Ы-разрядного регистра 13 сдвига в единичное состояние и соответственно установка первого триггера 8 по входу R в нулевое состояние. После обнуления первого триггера 8 на вход N-разрядного регистра 13 сдвига с выхода логического-элемента И 15 начинает поступать уровень напряжения, соответствующий логичес- сому нулю, и с приходом каждого последующего импульса с выхода второго ГСИ 14 на вход синхронизации регистра происходит последовательная установка последующего разряда регистра в единичное состояние с одновременны обнулением предыдущего разряда регистра. При этом соответствующие триггеры 8 устанавливаются в нулевое сое тояние по входу R и на управляющих , входах соответствующих ПФ 2 формируются сигналы логических нулей (фиг.2 эпюры 22 - 25). Формирование сигнало логических нулей «а управляющем вход каждой ПФ 2, начиная с второй по N-ю происходит с задержкой относительно того же процесса на входе предыдущей фазы на время равное Tj.

С установкой N-ro разряда N-разрядного регистра 13 сдвига в е;у1нич- ное состояние регистр, N-ьгй триггер 8 и триггер 10 управления обнуляются по входам R и происходит отключение

второго ГСИ 14. Этим зяканчивлстся период работы многофазного импульсного стабилизатора напряжения. В последующий период работы все описанные процессы повторяются.

Таким образом, в каждьш период работы многофазного импульсного стабилизатора напряжения на управляющих входах ПФ 2 формируются положительные широтно-модулированные импульсы, совпадающие по длительности с импульсами с выхода ШИМ 9 (фиг. 2, эпюры 22 - 25). Их сдвиг во времени на вево вре- в силоличину Тр обеспечивает сдвиг

мени электрических процессов вых преобразовательных фазах

0

5 с

0

5

0

0

5

Формула изобретения

Блок управления многофазн.ым импульсным стабилизатором напряжения, содержащий первый генератор синхроимпульсов, N-разрядный регистр сдвига, формирователь пилообразных импульсов , вьрсодом соединенный с первым входом широтно-импульсного модулятора, второй вход которого соединен с выходом схемы сравнения, при этом один из входов схемы сравнения подключен к выходным выводам, а другой вход соединен с выходом источника опорного напряжения, N триггеров, у которых D-входы подключены к плюсовой шине питания блока управления, отличающийся тем, что, .с целью улучшения качества процесса регулирования, снижения потребляемой мощности и упрощения, введены счетчик Джонсона, второй генератор синхроимпульсов, триггер управления, логический элемент И, причем выход первого генератора синхроимпульсов соединен с входом счетчика Джонсона, выходы которого от первого до N-ro подсоединены к входам синхронизации соответственно от первого до N-ro .триггеров, прямые выходы которых подключены к выводам для подключения управляющих входов соответствующих преобразовательных фаз многофазного импульсного стабилизатора напряжения, первый выход счетчика Джонсона также соединен с входом формирователя пилообразных импульсов, выход широтно- импульсного модулятора соединен с входом синхронизации триггера управления, . D-вход -которого соединен с плюсовой шиной питания блока управления, R-вход подключен к соединенным между собой R-входу и входу N-ro разряда N-разрядного регистра сдвига, а выход соединен с входом второго генератора синхроимпульсов, выход которого соединен с входом синхронизации N-разрядного регистра сдвига, выходы которого от первого до N-ro разрядов подсоединены к R-нходам соответственно от первого до N-ro триггеров, а D-вход соединен С выходом логического элемента И, один вход которого соединен с прямым выходом первого триггера, а другой вход соединен с инверсным выходом N-ro триггера из N триггеров.

Изобретение относится к электротехнике. Цель изобретения - улучшение качества процесса регулирования, снижение потребляемой мощности и упрощение управления. В каждый период работы на управляющих входах преобразовательных фаз 2 формируются широтно-модулированные импульсы, совпадающие по длительности с и myльcaми с выхода широтно-импульсного модулятора 9. Сдвиг по времени широтно-моду- лированных импульсов разных преобразовательных фаз обеспечивает сдвиг во времени электрических процессов в силовых преобразовательных фазах. Первый генератор синхроимпульсов 5 обеспечивает синхронизацию передних фронтов импульсов управления. Второй генератор синхроимпульсов 14 периодически включается сигналом с выхода широтно-импульсного модулятора 9 и обеспечивает синхронизацию защних фронтов импульсов управления силовыми преобразовательными фазами, за счет чего достигается постоянная .цель. 2 ил. i (Л

П

П п п п п п г

Гг

1

7

F

nj п п п п

Тг

J I

п г

F

Фие. 2