Нелинейный цифровой фильтр Советский патент 1993 года по МПК H03H17/04 

Изобретение относится к радиотехнике и может быть использовано при фильтрации результатов измерений физического параметра, выраженного цифровым кодом.

Целью изобретения является повышение точности фильтрации за счет повышения избирательности в области верхних частот.

На чертеже представлена электрическая структурная схема нелинейного цифрового фильтра.

Нелинейный цифровой фильтр содержит последовательно соединенные блок вычитания 1, первый вход которого является входом нелинейного цифрового фильтра, двухсторонний ограничитель 2, сумматор 3 и нерекурсивный фильтр 4, выход которого является выходом нелинейного цифрового фильтра и соединен со вторыми входами

блока вычитания 1 и сумматора 3, последовательно соединенные детектор знака 5, первый коммутатор б, информационный вход которого соедин.ен с входом детектора знака бис выходом блока вычитания 1, первый регистр сдвига 7, первый ранговый фильтр 8, выход которого соединен с входом управления верхнего порога двухстороннего ограничителя 2; последовательно соединенные второй регистр сдвига 9, вход которого соединен со вторым выходом первого коммутатора G, и второй ранговый фильтр 10, выход которого соединен с входом управления нижнего порога двухстороннего ограничителя 2, а также второй коммутатор 11, информационный вход является тактовым входом нелинейного цифрового фильтра, управляющий вход соединен с управляющим входом первого коммутаточ ю

00

00

о

pa 6, а первый и второй выходы соединены с тактовыми входами соответственно первого и второго регистров сдвига 7 и 9.

Первый и второй ранговые фильтры 8 и 10 могут быть выполнены в виде медианных фильтров, выделяющих средний член ряда, образованного проранжированнымм по величине отсчетами, находящимися соответственно в первом и втором регистрах сдвига 7 и 9.

Нерекурсивный фильтр 4 может быть выполнен в виде стандартного трансвер- сального фильтра,

Нерекурсивный фильтр 4 тактируется синхронно со сменой отсчетов на входе не- линейного цифрового фильтра.

Двухсторонний ограничитель 2, а также первый и второй ранговые фильтры 8 и 10 могут быть выполнены в виде ПЗУ, работа

ющих в режиме считывания, для которых их

входные сигналы образуют адресный сигнал.

Остальные блоки яепяются стандартными блоками цифровой техники.

Работает нелинейный цифровой фильтр следующим образом.

На первый вход блока вычитания 1 поступает последовательность отсчетов входного сигнала xi, задаваемых цифровым кодом.

При отсутствии аномальных искажений входного сигнала эти отсчеты после вычитания из них оценки х, образующейся на выходе нерекурсивного фильтра 4, без изменений проходят через двухсторонний ограничитель 2 на вход сумматора 3, где к ним прибавляется также оценка х. Восстановленные таким . образом отсчеты xi поступают в нерекурсивный фильтр 4, на выходе которого формируется оценка входного сигнала х по нескольким отсчетам, например, в виде оценки математического ожидания.

Кроме того, тактовые импульсы, сопровождающие отсчеты входного сигнала, поступают на информационный вход второго коммутатора 11, а разностный сигнал с вы- хода блока вычитания 1 поступает на входы детектора знака 5 и первого коммутатора 6. При отрицательном знаке сигнала на выходе блока вычитания 1 детектор знака 5 управляет первым и вторым коммутаторами б и 11 таким образом, что этот сигнал поступает на информационный вход второго регистра сдвига 9 одновременно с подачей тактового сигнала на его тактовый вход, а при положительном знаке то же самое про- исходит с первым регистром сдвига 7.

.В результате этого в первом и во втором регистрах сдвига 7 и 9 постоянно находится и обновляется по несколько значений сигнала, характеризующих отклонения входного

5 0

5

0

5

0 5 0

45 50 55

сигнала от текущей оценки среднего соответственно в меньшую и большую сторону.

Эти значения ранжируются соответственно в первом и во втором ранговых фильтрах 8 и 10 и сигнал соответствующего члена ряда, например среднего, подается для управления верхним и нижним порогами ограничения двухстороннего ограничителя 2.

При этом при наличии мощного аномального искажения входного сигнала модуль сигнала на выходе блока сравнения 1 резко возрастает и превышает допустимое отклонение, задаваемое соответственно верхним или нижним порогом ограничения двухстороннего ограничителя 2. При превышении порогов сигнал ограничивается до уровня, соответствующего уровню ограничения.

Сглаженный в двухстороннем ограничителе 2 сигнал используется далее для формирования оценки х ,

При этом повышается прочность фильт-. рации за счет уменьшения влияния аномальных искажений входного сигнала при возможных изменениях дисперсии входного сигнала.

Формул а изобретения Нелинейный, цифровой фильтр, содержащий последовательно соединенные блок вычитания, первый, вход которого является входом нелинейного цифрового фильтра, двусторонний ограничитель, сумматор и нерекурсивный фильтр, выход которого является выходом нелинейного цифрового фильтра и подключен к вторым входам блока вычитания и сумматора, а также детектор знака и два коммутатора, отличающий- с я тем, что, с целью повышения избирательности в области верхних частот, между первым выходом первого коммутатора и входом управления верхним порогом двустороннего ограничителя последовательно включены первый регистр сдвига и первый ранговый фильтр, между вторым выходом первого коммутатора и входом управления нижним порогом двустороннего ограничителя последовательно включены второй регистр сдвига и второй ранговый фильтр, информационный вход двустороннего ограничителя объединен с информационными входами первого коммутатора и детектора знака, выход которого подключен к управляющим входам первого и второго коммутаторов, при этом информационный вход второго коммутатора является тактовым входом нелинейного цифрового фильтра, а первый и второй выходы подключены к тактовым входам соответственно первого и второго регистров сдвига.

Использование: при фильтрации результатов измерений какого-либо физического параметра, выраженного цифровым кодом. Сущность изобретения: устройство содержит -последовательно соединенные блок вычитания, двухсторонний ограничитель и нерекурсивный фильтр, а также детектор знака и два коммутатора. Между первым выходом первого коммутатора и входом управления верхним порогом двухстороннего ограничителя последовательно включены первый регистр сдвига и первый ранговый фильтр. Между вторым выходом первого коммутатора и входом управления нижним порогом двухстороннего ограничителя последовательно включены второй регистр сдвига и второй ранговый фильтр. Выход детектора знака подключен к управляющим входам первого и второго коммутаторов, а информационный; ; вход второго коммутатора является тактовым входом нелинейного цифрового фильтра, а первый и второй выходы второго коммутатора подключены ктактовым входам соответственно первого и второго регистров сдвига. 1 ил. (Л С