Многорежимное устройство приоритета Советский патент 1993 года по МПК G06F9/46 

Изобретение относится к области вычислительной техники и может быть использовано в системах обмена данными, а также в системах подключения абонентов к общему ресурсу (базе данных, аппаратуре передачи данных по выделенным линиям связи, источник питания и т.д.).

Цель изобретения заключается в повышении достоверности работы устройства.

Поставленная цель достигается тем, что многорежимное устройство приоритета содержит группу коммутаторов, выходы которых являются выходами устройства, и дешифратор.

Кроме того в нем дополнительно содержатся т-1 блоков приоритета (n Iog2(m-1)); n - число одновременно обслуживаемых абонентов, т-2 групп элементов И, т-2 групп элементов задержки, причем группа входов управления режимом устройства соединена с группой входов дешифратора, i-й выход которого (, m-1) соединен с i-ми управляющими входами всех коммутаторов

группы, группа запросных входов устройства соединена с группой входов первого блока приоритета и входами элементов задержки первой группы, выходы элементов задержки К-й группы (, т-2) соединены с первыми входами соответствующих элементов И К-й группы, выходы элементов И j-й группы (, m-3) соединены с группой входов (j+1)-ro блока приоритета и входами элементов задержки (+1)-й группы, 1-й (,т) выход первой группы выходов i-ro блока приоритета соединён с l-м информационным входом 1-го коммутатора группы, выходы второй группы К-го блока приоритета соединены со вторыми входами соответствующих элементов И К-й группы.

Указанная цель достигается также тем, что блок приоритета содержит каналы, три элемента И-НЕ, элемент НЕ и элемент И, а каждый канал содержит триггер, два элемента И-НЕ, элемент И и элемент НЕ, причем в каждом канале вход запроса канала является соответствующим входом блока

w

Ё

00

о ел

Јь о ю

приоритета и соединен с первым входом первого элемента И-НЕ и нулевым входом триггера, единичный вход которого соединен с выходом первого элемента И-НЕ и первым входом второго элемента И-НЕ, выход которого соединен со входом элемента НЕ и вторым входом первого элемента И- НЕ, выход первого элемента И-НЕ i-ro канала соединен с третьим входом первого элемента И-НЕ (i+1)-ro канала и первым входом элемента И, выход элемента НЕ 1-го канале соединен с четвертым входом первого элемента И-НЕ и вторым входом элемента И (i+1)-ro канала, третий вход элемента И i-ro канала соединен с инверсным выходом триггера и инверсным выходом канала, инверсные выходы всех каналов образуют вторую группу выходов блока приоритета и соединены с входами первого элемента И-НЕ, выход которого соединен с входом элемента НЕ и первым входом элемента И-НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом третьего элемента И- НЕ, первый вход которого соединен с выходом элемента НЕ, выход элемента И т-го канала соединен со вторым входом третьего элемента И-НЕ, выход второго элемента И-НЕ т-го канала соединен со вторым входом второго элемента И-НЕ, выход элемента И соединен с третьим входом первого элемента И-НЕ и вторым входом элемента И первого канала, выход первого элемента И-НЕ m-ro канала соединен с четвертым входом первого элемента W-HE и третьим входом элемента И первого канала, инверсный выход которого соединен с первым входом элемента И первого канала, а прямые выходы триггеров всех каналов устройства образуют первую группу выходов блока приоритета.

На фиг.1 приведен пример схемы многорежимного устройства приоритета для .

Здесь обозначено: 1 - группа коммутаторов; 2,..., 6 - выходы устройства; 7 - дешифратор; 8,..., 11 - блоки приоритета; 12,..., 14 - группы элементов И; 15,..., 17 - группы элементов задержки; 18,19-группа входов дешифратора 7; 20,..., 23 - группа выходов дешифратора 7: 24,..., 28 - группа запросных входов первого блока приоритета 8; 29,..., 33 - группа запросных входов второго блока приоритета 9; 34,.,., 38 - группа запросных входов третьего блока приоритета 10; 39,.., 58 - выходы первой группы блоков приоритета 8,..., 11; 59,..., 78 - выходы второй группы блоков приоритета 8,..., 11; 79,..., 83 - каналы блока приоритета.

На фиг.2 приведен пример схемы блока приоритета 8 для .

Здесь обозначено; 79,.... 83 - каналы блока приоритета; 84 - первый элемент И- 5 НЕ; 85 - второй элемент И-НЕ; 86 - третий элемент И-НЕ; 87 - элемент НЕ: 88 - элемент И; 89-триггер; 90, 91 - первый, второй элементы И-НЕ первого канала 79; 92 - элемент И; 93 - элемент НЕ. 0 Многорежимное устройство приоритета содержит группу коммутаторов 1, выходы 2-6 которых являются выходами устройства, дешифратор 7, т-1 блоков приоритета

8-11, т-2 групп элементов И 12-14, т-2

5 групп элементов задержки 15-17.

Группе входов управления 18, 19 режимом устройства соединена с группой входов дешифратора 7, i-й выход которого 20-23 (, т-1) соединен с i-ми управляющими

0 входами всех коммутаторов группы 1, группа запросных входов устройства 24-28 соединена с группой входов первого блока приоритета 8 и входами элементов задержки первой группы 15.

5Выходы элементов задержки К-й группы (, т-2) 15-17 соединены с первыми входами соответствующих элементов И К-й группы 12-14. выходы элементов И j-й группы , (т-3) 12-14 соединены с группой вхо0 дов 29-33, 34-38 (j+1)-ro блока приоритета

9-11 и входами элементр в задержки 16, 17 0+1)-й группы, 1-й (.т) выход первой группы выходов 39-58 i-ro блока приоритета 8-11 соединен с l-м информационным вхо5 дом 1-го коммутатора группы, выходы второй группы 59-78 К-ro блока приоритета 8-11 соединены со вторыми входами соответствующих элементов И К-й группы 12- 14.

0 Блок приоритета 8-11 содержит каналы 79-83, три элемента И-НЕ 84-86, элемент НЕ 87 и элемент И. а каждый канал 79-83 содержит триггер 84, два элемента И-Н Е 90, 91, элемент И 92 и элемент НЕ 93.

5 в каждом канале 79-83 вход запроса 24-28 канала является соответствующим входом блока приоритета 8 и соединен с первым входом первого элемента И-НЕ 90 и нулевым входом триггера 89, единичный

0 вход которого соединен с выходом первого элемента И-НЕ 90 и первым входом второго элемента И-НЕ 91, выход которого соединен со входом элемента НЕ 93 и вторым входом первого элемента И-НЕ

5 90, выход первого элемента И-НЕ 90 i-ro канала 79-82 соединен с третьим входом первого элемента И-НЕ (i-H)-ro канала 80- 83 и первым входом элемента И, выход элемента НЕ 93 i-ro канала 79-82 соединен с четвертым входом первого элемента И-НЕ

и вторым входом элемента И (i+1)-ro канала 80-83, третий вход элемента И (i+1)-ro канала 80-83 соединен с инверсным выходом триггера и инверсным выходом 60-63 канала 80-83.

Инверсные выходы всех каналов 59-63 образуют вторую группу выходов блока приоритета 8 и соединены с входами первого элемента И-НЕ 84, выход которого соединен с входом элемента НЕ 87 и первым входом элемента И-НЕ 85, выход которого соединен с первым входом элемента И 88, второй вход которого соединен с выходом третьего элемента И-НЕ 86, первый вход которого соединен с выходом элемента НЕ 87, выход элемента И m-го канала 83 соединен со вторым входом третьего элемента И-НЕ 86.

Выход второго элемента И-НЕ m-го канала 83 соединен со вторым входом второго элемента И-НЕ 85, выход элемента И 88 соединен с третьим входом первого элемента И-НЕ 90 и вторым входом элемента И 92 первого канала 79.

Выход первого элемента И-НЕ m-го ка- нала 83 соединен с четвертым входом первого элемента И-НЕ 90 и третьим входом элемента И 92 первого канала 79, инверсный выход 59 которого соединен с первым входом элемента И 92 первого канала 79, а прямые выходы триггеров всех каналов 39- 43 устройства образуют первую группу выходов блока приоритета 8.

Устройство работает следующим образом (см. фиг. 11).

В исходном состоянии на запросные входы 24,..., 28 поступают логические нули. На выходах 39,..., 58 всех блоков приоритета 8-11 также устанавливаются логические нули. Эти сигналы поступают на входы группы коммутаторов 1 и устанавливают на их выходах 2-6 логические нули.

На входы 18, 19 дешифратора 7 приходят логические нули. В этом случае вырабатывается логическая единица на выходе 20 и разрешает прохождение на выход устройства только сигналов от первого блока приоритета 8. Этот режим обеспечивает выбор для обслуживания только одного запроса от п абонентов и будет описан ниже в разделе описания работы устройства по фиг.2. При смене кода управления по входам 18, 19 повышается достоверность устройства путем обеспечения одновременного выбора для обслуживания как одного, так и в общем случае п запросов от m абонентов.

Для случая в таблицу сведена таблица истинности работы дешифратора 7.

Так, при поступлении на шины 18, 19 кода О на выходах 20 и 21 вырабатываются

логические единицы. В этом случае будет разрешаться прохождение на выход устройства только сигналов от первого 8 и второго 9 блоков приоритета. В этом режиме работы многорежимное устройство приоритета организует одновременный доступ к общему ресурсу (на фиг. 1 не показано) для двух абонентов из пяти.

При поступлении на шины 18, 19 кода 01 на выходах 20, 21, 22 вырабатываются логические единицы. В этом случае будет разрешаться одновременный доступ к общему ресурсу (на фиг. не показано) для трех абонентов из пяти.

При поступлении на шины 18, 19 кода 11 на выходах 20. 21, 22 и 23 вырабатываются логические единицы. В этом случае будет разрешаться одновременный доступ к общему ресурсу (на фиг. не показано) для четырех абонентов из пяти.

Допустим, что на шины 18, 19 поступил код 10, а на запросные входы 24, 25, 26 пришли логические единицы.

В зависимости от внутренних часов первого блока приоритета 8 сигналы запросов синхронизируются по сигналу опроса каналов 79-83. Например, на момент прихода сигналов запроса опрашивается канал 80. В этом случае сигнал запроса по входу 25 устанавливает канал 80 в единичное состояние. Вырабатывается на выходе 40 логическая единица, а на выходе 60 - логический нуль. Этот сигнал (60) блокирует работу всех каналов 79, 81, 82, 83 первого 8 блока приоритета (работа блока приоритета будет описана ниже). Кроме того, этот сигнал (60) поступает на вход схемы И группы 12 и запрещает ее работу. Сигнал запроса 25 проходит на другой вход схемы И группы 12 через схему задержки группы 15.

Поскольку время задержки г выбирается много больше времени срабатывания всего блока приоритета, то запрет с канала 80 первого блока приоритета 8 приходит раньше, чем сигнал запроса 25, задержанный на схеме задержки группы 15. Поэтому на запросном входе 30 второго блока приоритета 9 сигнал (логическая единица) не появится. А на запросных входах 29. 31 второго блока приоритета 9 появляются сигналы логической единицы. Таким образом, при наличии трех сигналов запроса на первом блоке 8 на вход второго блока 9 поступает только два и только те, которые не получили доступа к общему ресурсу.

В зависимости от внутренних часов второго блока приоритета 9 сигналы запросов синхронизируются по сигналу опроса его каналов. Например, на момент прихода сигналов запроса опрашивается четвертый

канал блока 9. В этом случае сигнал запроса по входу 29 устанавливает первый канал блока 9 в единичное состояние. Вырабатывается на выходе 44 логическая единица, а на выходе 64 - логический ноль. Этот сигнал (64) блокирует работу всех каналов второго блока приоритета 9 (работа блока приоритета будет описана ниже). Кроме того, этот сигнал (64) поступает на вход схемы И группы 13 и запрещает ее работу. Сигнал запроса 29 проходит на другой вход схемы И группы 13 через схему задержки группы 16.

Поскольку время задержки т выбирается много больше времени срабатывания всего блока приоритета, то запрет с канала 64 второго блока приоритета 9 приходит раньше, чем сигнал запроса 29, задержанный на схеме задержки группы 16. Поэтому на запросном входе 34 третьего блока приоритета 10 сигнал (логическая единица) не появится. А на запросном входе 36 третьего блока приоритета 10 появляется сигнал логической единицы. Таким образом, при наличии трех сигналов запроса на первом блоке на вход второго блока проходят только два сигнала, а на вход третьего блока проходит только один запрос и только тот, который еще не получил доступа к общему ресурсу.

Так как на запросные входы третьего блока приоритета 10 прошел только один запрос по входу 36, то он установит третий канал блока 10 в единичное состояние. Вырабатывается на выходе 51 логическая единицам на выходе 71 -логический нуль. Этот сигнал (71) блокирует работу всех каналов третьего блока приоритета 10 (работа приоритета будет описана ниже). Кроме того, этот сигнал (71) поступает на вход схемы И группы 14 и запрещает ее работу. Сигнал запроса 36 проходит на другой вход схемы И группы 14 через схему задержки группы 17.

Поскольку время задержки г выбирается много больше времени срабатывания всего блока приоритета, то запрет с канала 71 третьего блока приоритета приходит раньше, чем сигнал запроса 36. задержанный на схеме задержки группы 17. Поэтому на выходе схемы И группы 14 и на запросном входе канала четвертого блока приоритета 11 сигнал (логическая единица) не появится.

Таким образом, при наличии трех сигналов запроса на первом блоке на вход четвертого блока приоритета не проходит ни одного сигнала запроса.

Далее вырабатываемые логические единицы с каналов 40, 44. 51 поступят на входы

группы коммутаторов 1. Так как на других входах коммутаторов установлена логическая единица (см. таблицу при коде 10), то на выходах 2, 3 устройства устанавливается

логическая единица. На выходе 4 продолжает вырабатываться логический ноль, так как на ее 22 входе присутствует тоже логический ноль.

Итак, при трех сигналах запросов по

входам 24, 25, 26 на выход многорежимного устройства приоритета проходит только два сигнала (на 2 и 3) при коде управления на шинах 18, 19-10.

Допустим, второй абонент (на фиг. не

показан) снял сигнал запроса (т.е. пришел логический нуль) по входу 25 устройства. В этом случае первый блок приоритета 8 переходит в исходное состояние, а так как на его входы 24 и 26 продолжают поступать запросы, то сработает канал 79 (его ранг приоритета выше, чем канала 81). Поскольку на единичном выходе канала 40 устанавливается логический ноль, то на выходе 3 устанавливается ноль. Начинает вырабатываться на выходе 39 логическая единица, а на выходе 59 - логический нуль. Эта логическая единица поддерживает единичное состояние на выходе 2. Одновременно логический нуль (59) блокирует работу всех

каналов первого блока приоритета 8. Кроме того, этот сигнал (59) поступает на вход схемы И группы 12 и запрещает ее работу. Схема И вырабатывает логический нуль и второй блок приоритета 9 переходит в исходное состояние. Вновь на его единичных выходах устанавливаются логические нули. Однако на выходе устройства 2 продолжает вырабатываться единица, т.к. это состояние поддерживает уже канал 79.

Поскольку только на входе 31 второго блока приоритета 9 присутствует логическая единица, то канал 46 переходит в единичное состояние и начинает вырабатываться единица по третьему выходу устройства 4.

Снова на выход многорежимного устройства приоритета проходит только два сигнала запросов.

При снятии всех сигналов запросов по входам24,...,28устройство вновь переходит

в исходное состояние.

Работа устройства происходит аналогичным образом при других комбинациях запросов по входам устройства. При смене кодов управления на шинах 18, 19устройства повышается достоверность путем обеспечения одновременного обслуживания трех, четырех и т.д. абонентов.

Рассмотрим работу ступени приоритета (фиг.2).

В исходном состоянии на запросные входы 24,..., 98 приходят логические нули, которые устанавливают триггеры 89 всех каналов 79,.,., 83 приоритетов в исходное состояние. При этом на выходах 39,..., 43. устанавливаются логические нули, а на выходах 59,..., 63 - логические единицы. Эти сигналы устанавливают на выходе схемы И- НЕ 84 логический нуль, который устанавливает на выходах двухвходовой схемы И-НЕ

85 и инвертора НЕ 87 логическую единицу. Теперь допустим, что на другой вход двухвходовой схемы И-НЕ 86 приходит также логическая единица. Тогда на выходе схемы

86 начинает вырабатываться логический нуль, который, проходя через схему И 88, вырабатывает на шине опроса логический нуль. Этот нуль проходит через схему И 92 первого канала 79 приоритета и, дважды инвертируясь на элементах 91, 93, поступает на опросный выход первого канала 79 приоритета. Далее логический нуль аналогично проходит на опросный выход второго канала 80 приоритета. Последовательно проходя через последующие каналы 81 и 82, логический нуль поступает на опросный вход последнего канала 83 приоритета. При этом его схема И тоже начинает вырабатывать логический нуль и на выходе схемы И-НЕ 86 устанавливается логическая единица, которая, проходя через схему И 88, устанавливает логическую единицу в шине опроса.

Таким образом, в шине опроса в исходном состоянии возникаеттенерация логических нулей и единиц.

Частота этой генерации является предельной для любой серии микросхем. Поэтому период цикла опроса ячейки приоритета является незначительным по сравнению с временем обслуживания сигналов запроса и в реально работающем устройстве считывается единым и неделимым квантом времени.

При поступлении сигналов запросов, скажем, на входы 24,25, 26 может сработать любой (79, 80 или 81) канал приоритета, так как в этом случае (случае асинхронных сигналов) сработает тот канал, у которого совпал перепад из нуля в единицу сигнала опроса и сигнала запроса. Допустим далее, что единица опроса проинвертировалась на элементе 91 первого канала приоритета и запретила ее работу. И здесь появились единицы по указанным запросным входам. В этом случае сработает второй канал приоритета, так как на всех четырех входах схемы И-НЕ устанавливаются логические единицы. При этом на единичный вход триггера поступает логический нуль. На выходе 40 канала 80

вырабатывается логическая единица, а на его выходе 60 - логический ноль.

Логический нуль вбрасывается в шину опроса по четырем цепям: по разрешающим

выходам элемента И-НЕ; через входы схемы И канала, через второй вход схемы И-НЕ канала и, наконец, через схему И-НЕ 84.

Первая цепь необходима для запрещения работы последующего канала в момент

срабатывания предыдущего канала.

Вторая цепь необходима для защелкивания самого канала.

Третья цепь необходима для запрещения работы последующего канала после

срабатывания предыдущего канала.

Четвертая цепь необходима для сброса в исходное состояние всех предшествующих каналов. Четвертая цепь позволяет после первого асинхронного акта вести

последующую обработку одновременно поступивших сигналов запроса по рангу.

Так, сработал второй канал, его выход 60 установил на выходе схемы И-НЕ 84 логическую единицу. Тогда в шине опроса первого канала 79 установился логический нуль.

Если второй абонент снял сигнал запроса с шины 25, то канал 80 устанавливается в исходное состояние. Вновь на выходе схемы И-НЕ 84 устанавливается логический нуль и в шину опроса вбрасывается логическая единица. Срабатывает первый канал 79 приоритета и запрещает работу последующих каналов приоритета по ранее описанному алгоритму.

Если второй абонент вновь выставит сигнал запроса на шину 25, то после снятия запроса с шины 24 сработает вновь второй канал и третьему абоненту (по шине 26) придется подождать.

При снятии всех сигналов запроса с шин 24,..., 28 блок приоритета на фиг.2 переходит в исходное состояние и вновь в шине опроса возникает генерация нулей и

единиц.

Применение устройства позволит рационально и полно использовать мощности имеющего в наличии ресурса (база данных, канал связи, источник питания и т.д.) и в

конечном итоге повысить достоверность обслуживания запросов абонентов. При этом время обработки сигналов запросов остается на предельно достигнутом уровне.

Формула изобретения

1. Многорежимное устройство приоритета, содержащее группу коммутаторов, выходы которых являются выходами устройства, отличающееся тем; что. с целью повышения достоверности, устройство содержит дешифратор, т-1 блоков приоритета ((n-1)); n - число одновременно обслуживаемых абонентов), т-2 групп элементов И, т-2 групп элементов задержки, причем группа входов управления режи- мом устройства соединена с группой входов дешифратора, i-й выход которого (, (m-1) соединен с i-м управляющими входами всех коммутаторов группы, группа запросных входов устройства соединена с группой входов первого блока приоритета и входами элементов задержки первой группы, выходы элементов задержки К-й группы (, т-2) соединены с первыми входами соответствующих элементов И К-й группы. выходы элементов И j-й группы (, m-3) соединены с группой входов (j+1)-ro блока приоритета и входами элементов задержки 0+1)-и группы, 1-й (, т) выход первой группы выходов i-ro блока приоритета соединен с i-м информационным входом 1-го коммутатора группы, выходы второй группы К-го блока приоритета соединены со вторыми входами соответствующих элементов И К-й группы.

2. Устройство по п.1, о т л и ч а ю щ е е- с я тем, что блок приоритета содержит каналы, три элемента И-НЕ, элемент НЕ и элемент И, а каждый канал содержит триггер, два элемента И-НЕ, элемент И и элемент НЕ, причем в каждом канале вход запроса канала является соответствующим входом блока приоритета и соединен с первым входом первого элемента И-НЕ и нулевым вхо-

дом триггера, единичный вход которого соединен с выходом первого элемента И-НЕ и первым входом второго элемента И-НЕ, выход которого соединен с входом элемента НЕ и вторым входом первого элемента И- НЕ, выход первого элемента И-НЕ i-ro канала соединен с третьим входом первого элемента И-НЕ (i+1)-ro канала и первым входом элемента И, выход элемента НЕ i-ro канала соединен с четвертым входом первого элемента И-НЕ и вторым входом элемента И (i+1)-ro канала, инверсные выходы триггеров всех каналов образуют вторую группу выходов блока приоритета и соединены с входами первого элемента И-НЕ, выход которого соединен с входом элемента НЕ и первым входом второго элемента И- НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом третьего элемента И- НЕ, первый вход которого соединен с выходом элемента НЕ, выход элемента И т-го канала соединен с вторым входом третьего элемента И-НЕ, выход второго элемента И-НЕ т-го канала - с вторым входом второго элемента И-НЕ, выход элемента И соединен с третьим входом первого элемента И-НЕ и вторым входом элемента И первого канала, выход первого элемента И-НЕ т-го канала соединен с четвертым входом первого элемента И-НЕ и третьим входом элемента И первого канала, прямые выходы триггеров всех каналов устройства образуют первую группу выходов блока приоритета.

Изобретение относится к вычислительной технике и может быть использовано в системах обмена данными, а также в системах подключения абонентов к общему ресурсу. Цель изобретения - повышение достоверности. Многорежимное устройство приоритета содержит группу коммутаторов, дешифратор, т-2 группы элементов задержки, пл-2 групп элементов И ( (m-1), n - число входов управления режимами), т-1 групп блоков приоритета. Устройство обеспечивает одновременный выбор на обслуживание произвольного количества запросов. 1 з.п.ф-лы, 2 ил.