Цифровой фильтр Советский патент 1993 года по МПК H03H17/00 

00

о ел ел о

Изобретение относится к радиотехнике и может быть использовано для цифровой обработки сигналов.

Цель изобретения - увеличение помехоустойчивости.

На фиг. 1 приведена электрическая структурная схема цифрового фильтра; на фиг. 2 - схема формирователя пачки импульсов; на фиг. 3 - временные диаграммы, поясняющие его работу.

Цифровой фильтр (фиг. 1) содержит вход 1 цифрового фильтра, формирователь 2 пачки импульсов, генератор 3 импульсов, блок задания кодов, первый 5 и второй б элементы И-НЕ, первый 7 и шестой 8 элементы И, делитель 9 частоты с переменным коэффициентом деления, D-триггер 10, элемент HE 11, третий элемент И-НЕ. 12, второй 13, третий 14, четвертый 15 и пятый 16 элементы И.

Формирователь 2 пачки импульсов (фиг. 2) содержит D-триггеры 17-1...17-4.

Цифровой фильтр работает следующим образом.

При поступлении входного импульса со входа 1 (фиг. 3,а) на вход формирователя 2 на его выходах наблюдаются три импульса (фиг. 3, г.д.е), формируемые в конце импуль-. са фиг. 3,в.

Первый импульс (фиг. 3,г), поступал на первый вход блока 4 задания кодов устанавливает на его выходах код, соответствующий частоте среза фильтра верхних частот (ФВЧ), а поступая на первые входы второго, третьего, четвертого и пятого элементов И 13-16 проходит в зависимости от состояния делителя 9 и D-триггера 10 на один из выходов цифрового фильтра.

Второй импульс через шестой элемент И 8 поступает на вход предустановки делителя 9 и записывает в него код из блока 4, соответствующий частоте среза фильтра верхних частот (ФВЧ), поступая на S-вход D-триггера 10 устанавливает его в единичное состояние.

Третий импульс, поступая на второй вход блока 4 задания кодов, устанавливает на его выходах код, соответствующий полосе пропускания полосового пропускающего фильтра (ППФ).

Уровень логической единицы с прямого выхода D-триггера 10, поступая на первый вход второго элемента И-НЕ 6, разрешает, прохождение через него импульсов генератора 3 (фиг. 3,6) на суммирующий вход делителя 9, выполненного, например, на основе реверсивного счетчика с предустановкой.

Уровень логического нуля с инверсного выхода триггера 10, поступая на первый вход первого элемента И-НЕ 5. запрещает

прохождение через него импульсов генератора 3.

Если последующий входной импульс появится на входе устройства через время, меньшее чем (N-ni) Т, где N - емкость делителя 9; ги - код, соответствующей частоте среза ФВЧ; Т - период следования импульсов генератора 3 (т.е. частота входного сигнала высокая), то первый импульс фор

мирователя пройдет через второй элемент

13, т.к. на его другом входе установлен уровень логического 1 с прямого выхода D-триггера 10, и через четвертый элемент И 15, т.к. на его другом входе установлен уровень ло5 гического 1 с выхода логического 1 с выхода третьего элемента И-НЕ 12, на входе которого присутствует уровень логического нуля с инверсного выхода D-триггера 10, т.е. в импульсах появятся вставка на выходе ФВЧ

0 и выходе полосового заграждающего филь- тра(ПЗФ).

Через третий элемент И 14 импульс не пройдет, т.к. на одном из его входов присут- ствуетуровень логического нуля синверсно,5 го выхода D-триггера 10.

Через пятый элемент И 16 импульс также не пройдет, т.к. на одном из его входов о присутствует уровень логического нуля с выхода элемента НЕ 11, на входе которого

0 присутствует уровень логической единицы с выхода заем делителя 9.

Если период следования входных импульсов будет больше, чем (N-ni) Т, то при поступлении на суммирующий вход делите5 ля 9 (N-m) импульсов на его выходе Перенос появится нулевой импульс который, поступая на второй вход шестого элемента И 8, проходит через него на вход предустановки делителя 9 и записывает в него код из

0 блока 4 задания кодов, соответствующий полосе пропускания ППФ, а поступая на С-вход D-триггера 10, устанавливает его в нулевое состояние, т.к. на его D-входе постоянно присутствует уровень логического

5 нуля,

Сигнал с прямого выхода D-триггера 10, поступая на первый вход второго элемента И-НЕ 6, запрещает прохождение через него импульсов генератора 3 на Суммирующий

0 вход делителя 9.

Сигнал с инверсного выхода D-триггера 10, поступая на первый вход первого элемента И-НЕ 5, разрешает прохождение через него импульсов генератора 3 (которые,

5 поступая на вход первого элемента И 7, проходят через него, т.к. на другом его входе имеется уровень логической единицы с выхода Заем делителя 9) на вычитающий вход двигателя 9. При поступлении на вычитающий вход делителя 9 П2 импульссь {nzкод, соответствующий полосе пропускания ППФ) на его выходе Заем появится уровень логического нуля, который, поступая на первый вход первого элемента И 7, проходит через него на вычитающий вход делите- ля 9 и производит его самоблокировку.

Если период следования входных импульсов Твх будет находиться в пределах (N-ni)T Твх (N-m)T + naT, то импульс формирователя 2 будет проходить только через третий элемент И 14, т.к. на других его входах будет присутствовать уровень логической единицы с инверсного выхода D- триггера 10 и с выхода Заем делителя 9, т.е. импульс появится на выходе ППФ, Вто- рой элемент I/I 13 будет закрыт по входу сигналом с прямого выхода D-триггера 10. Четвертый элемент И 15 будет закрыт по входу сигналом с выхода третьего элемента И-НЕ 12. Пятый элемент И 16 будет закрыт по входу сигналом с выхода элемента НЕ 11 на вход которого поступает уровень логической единицы с выхода Заем делителя 9.

Если период следования входных импульсов Твх чбудет соответствовать соотно- шению (N-n)T + nzT Тех, то импульс формирователя 2 будет проходить через четвертый элемент И 15, т.к. на его другом входе будет присутствовать уровень логической единицы с выхода третьего элемента И-НЕ 12. Следовательно импульсы появятся на выходе ПЗФ и выходе ФНЧ. На выходе второго элемента И 13 импульс не появится, т.к. он будет закрыт по входу сигналом с прямого выхода D-триггерэ 10. На выходе третьего элемента И 14 импульс не появится, т.к. он будет закрыт по входу сигналом с выхода делителя 9.

Формула изобретения

Цифровой фильтр, содержащий первый элемент И, делитель частоты с переменным коэффициентом деления, вычитающий вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом Заем делителя частоты с пере- менным коэффициентом деления, генератор импульсов и второй, третий, четвертый и пятый элементы И, выходы которых являются соответственно выходами фильтра верхних частот, полосового пропускающего фильтра, полосового заграждающего фильтра и фильтра нижних частот цифрового

фильтра, при этом первый вход третьего элемента И соединен с выходом заем делителя частоты с переменным коэффициентом деления, отличающийся тем, что, с целью увеличения помехоустойчивости, введены формирователь пачки импульсов, стробирующий вход которого является входом цифрового фильтра, а синхронизирующий вход соединен с выходом генератора импульсов, блок задания кодов, первый вход которого соединен с первыми входами второго, четвертого и пятого элементов И, с вторым входом третьего элемента И с первым выходом формирователя пачки импульсов, второй выход которого соединен с вторым входом блока задания кодов, выход которого соединен с информационным входом делителя частоты, с переменным коэффициентом деления, D-триггер, С-вход которого соединен с нулевой шиной, элемент НЕ, первый, второй и третий элементы И-НЕ и шестой элемент И, первый вход которого соединен с S-входом D-триггера и с третьим выходом формирователя пачки импульсов, второй вход соединен с аыходом Перенос делителя частоты с переменным коэффициентом деления и с С-входом D- триггера, а выход соединен с установочным входом делителя частоты с переменным коэффициентом деления, вычитающий вход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом первого элемента И-НЕ, первый вход которого соединен с выходом генератора импульсов и с первым входом второго элемента И-НЕ, второй вход которого соединен с вторым входом второго элемента И, а инверсный выход - с первым входом третьего элемента И-НЕ, с третьим входом- третьего элемента И и с вторым входом первого элемента И-НЕ, приэтом выход Заем делителя частоты с переменным коэффициентом деления соединен с входом элемента НЕ и с вторым входом третьего элемента И-НЕ, выход которого соединен с вторым входом четвертого элемента И, выход инвертора соединен с вторым входом пятого элемента И, выход второго элемента И-НЕ соединен с суммирующим входом делителя с переменным коэффициентом деления, выход Перенос которого соединен с вторым входом шестого элемента И.

5-

Использование: радиотехника Для цифровой обработки сигналов. Сущность изобретения: цифровой фильтр содержит вход 1, формирователь 2 пачки импульсов, генератор 3 импульсов, блок 3 задания кодов, элементы И-НЕ 5, 6, 12, элементы И, 7, 8, 13-16, делитель 9 частоты с переменным коэффициентом деления, D-триггер 10. 3 ил.