Синтезатор интервалов времени Советский патент 1988 года по МПК G04F10/00 

(21)4077543/24-21

(22)16.06,86

(46) 30.06.88.. Бюл.№ 24 (72) Л.Н.Абазян, С.В.Горельшев, Н.В.Куртинин, А.Ю.Малинкин и С.А.Соломин

(53)621.317.757 (088.8)

(56)Авторское свидетельство СССР 1034008. кл. G 04 F 10/00, 1982.

(54)СИНТЕЗАТОР ИНТЕРВАЛОВ ВРЕЬШНИ

(57)Изобретение относится к импульсным радиотехническим устройствам и может быть использовано для формирования импульсных сигналов с заданным временным соотношением. Цель изобретения - повышение точности формирования интервала времени, расширение функциональных возможностей устройства за счет обеспечения программируемой длительности выходных импульсов и увеличение точности осциллогра- фического считьшания интервалов времени. Формирование интервала времени осуществляется по нониусному методу. Сигнал опорного генератора 1 преобразуется в две непрерывные импульсные последовательности с периодами, отличающимися на Л t, которые поступают на два канала счета. Устройство содержит умножители 2 и 4 частоты, блок

г«

О ел Сл

00

15 управления, счетчики 54 и 55 и 56, формирователи 58 и 59 выходных импульсов. В каяздый канал счета введены дополнительные многоразрядные счетчики 53 с предварительной установкой и опознаванием заданного состояния, что позволяет изменять длительность выходных импульсов. Синтезируемый интервал времени отсчитывается от фронта до фронта на одинаковых уровнях выходных импульсов. Кроме того, в первый канал счета введен дополнительный счетчик 57, обеспечивающий формирование изменяемого по длительности синхронизирующего импульса. Синхронизирующий импульс предшествует первому выходному импульсу таким образом, что его срез соответствует фронту первого выходного им1

Изобретение относится к импульс- : шш радиотехническим устройствам и предназначено для формирования импульсных сигналов с заданным временным соотношением при проверке и калибровке из1мерителей интервалов времени, осциллографов, а также для ис- пользования в измерительных системах. Целью изобретения является повы- шение точности .формирования интерва- ла времени при одновременном расши- рении функциональных возможностей за счет обеспечения программируемой длительности выходных импульсов и увеличения точности осциллографичёского считывания интервалов времени.

На фиг. 1 представлена функциональная схема синтезатора интервалов времени; на фиг.2 - временные диа- : граммы формирования выходных сигналов синтезатора; на фиг.З - функциональная схема синтезатора; на фиг.4 - функциональная схема блока управления) на фиг.5 - функциональная схема коммутатора; на фиг.6 - функциональная схема блока вычитания; на фиг.7 - функциональная схема основного счётчика; на фиг.8 - функщюнальная схема фо1 ировате ля выходных импульсов, формирователя сигнала окончания цикла и детектора совпадений.

пульса. Для исключения систематической погрешности, обусловленной разностью задержек в каналах счета, в синтезатор введены синхронизатор 5, коммутатор 32, детектор 62 совпадения и формирователь 60 выходных импульсов, блок 47 вычисления, блок 52 ввода, данных и формирователь 61 сигнала окончания цикла, обеспечивающие проведение автоматической калибровки прибора по нулевому значению интервала времени при каждом пуске прибора. Преобразование значений синтезируемого интервала и длительностей выходных импульсов, задаваемых через блок 52 ввода данных, в количество импульсов, отсчитываемых счетчиками, осуществляет вычислительное устройство. 6 з.п. ф-лы, 8 ил.

Синтезатор интервалов времени (фиг.1) содержит опорный генератор 1, умножитель 2 частоты, преобразователь 3 частоты, умножитель 4 частоты, син5 хронизатор 5 с входами 6-9, с выходами 10-14, блок 15 управления с входами 16-23, с выходами 24-31, коммутатор 32 с входами 33-38, с выходами 39-46, блок 47 вычисления с вхо0 дами 4.8-49, с выходами 50, 51, блок 52 ввода данных, счетчик 53 с предварительной установкой и опознаванием заданного состояния, основные счетчики 54, 55, дополнительные счётчики

56, 57, формирователь 58 выходных импульсов gjj, формирователи 59, 60 выходных импульсов, формирователь 61 сигнала окончания хщкла, детектор 62 совпадения.

0 Выход опорного генератора 1 соединен с входом умножителя .2, первый выход которого соединен с входом 7 синхронизатора 5, второй выход соединен с входом преобразователя 3 частоты.

Выход преобразователя 3 частоты соединен с входом умножителя 4-часто пл, выход которого соединен с входом 6 синхронизатора 5. Выход 10 синхронизатора 5 соединен с тактовыми входа0 ми счетчика 53, основного счетчика 54, дополнительного счетчика 56 и

формирователей 58, 59 выходных импульсов. Выход 11 синхронизатора 5 соединен с тактовыми входами основного и дополнительного счетчиков 55, 57 и формирователя 60 выходных импульсов. Выходы 12 - 14 синхронизатора 5 соединены с входами блока 15 управления. Входы 8, 9 синхронизатора 5 соединены с соответствующими входами блока 15 управления. Выход 24 блока 15 управления соединен с входами 24 счетчика 53, основных счетчиков 54, 55 и дополнительных счетчиков 56, 57. Выход 25 блока 15 управления соединен с входами 25 счетчика 53, основных счетчиков 54, 55 и дополнительных счетчиков 56, 57 с входами 25 формирователей 58-61. Выход 26 блока 15 управления соединен с входами 25 формирователей 58- 60. Выходы 27-30 блока 15 управления соединены с соответствующими входами коммутатора 32. Блок 52 ввода данных соединен с каналом общего пользования (КОП) для дистанционного управления, а также имеет ручное управление. Выходы 37, 38 коммутатора 32 соединены с соответствующими входами блока 52 ввода данных, выходы 48, 49 которого соединены с соответствующими входами блока 47 вычисления, выходы 50, 51 которого соединены с соответствующими входами блока 52 ввода данных. Вход 21 блока 15 управления соединен с соответствующим входом коммутатора 32 и выходом блока 52 ввода данных. Входы 22, 23 блока 15 управления соединены с соответствующими выходами блока 52 ввода данных. Входы 18, 19 блока 15 управления соединены с соответствующими выходами коммутатора 32. Выход 31 блока 15 управления соединен с соответствующим входом блока 47 вычисления. Вход 20 блока 15 управления соединен с соответствующим вы- ходом блока 47 вычисления. Выходы 33-36 блока 47 вычисления соединены с соответствующими входами коммутатора .32. Выходы 39-43 коммутатора 32 соединены соответственно с информационными входами счетчика 53, основных счетчиков 54, 55 и дополнительных счетчиков 56, 57. Выход 44 коммутатора 32 соединен с входом син хронизации счетчика 53 и основного счетчика 54; Выход 45 коммутатора 32 соединен с входом синхронизации

0

5

осповкого счетчика 55, а выход 46 - с входом синхронизации дополнительных счетчиков 56, 57. Первый выход основного счетчика 54 соединен с первым управляющим входом формирователя 59 и с вторым управляющим входом формирователя 58, первый управляющий вход которого соединен с выходом счетчика 53. Второй выход основного счетчика 54 соединен с управляющим входом дополнительного счетчика 56, выход которого соединен с вторьм управляющим входом формирователя 59. Первый выход основного счетчика 55 соединен с первым управляющим входом формирователя 60. Второй выход основного счетчика 55 соединен с управляющим входом дополнительного счетчика 57, выход которого соединен с вторым управляющим входом формирователя 60. Первые выходы формирователей 59, 60 соединены с входами формирователя 61, 5 а вторые выходы формирователей 59, 60 соединены с входами детектора 62 совпадения. Выход формирователя 61 соединен с входом блока 15, вход 17 которого соединен с выходом детектора 62. Третий выход формирователя 59, третий выход формирователя 60 и выход формирователя 58 являются соответственно первым, вторым И третьим выходами синтезатора.

Синхронизатор 5 (фиг.З) содержит формирователь 63 импульсов, делитель .64, 65 частоты, элемент ИЛИ-НЕ 66, элемент ИЛИ 67, D-триггеры 68-70, элемент И 71, формирователь 72 импульсов, переключатель 73 коэффициента деления, делитель 74 частоты, D-триггеры 75, 76, элемент И 77.

Вход 7 синхронизатора 5 через формирователь 63 соединен с входом делителя 64 частоты и первым входом элемента И 71, выход которого является выходом 1.0 синхронизатора 5. Второй выход формирователя 63 соединен с тактовым входом D-тригге- ра 70.

Первый выход делителя 64 соединен с входом делителя 65, первый выход, которого соединен с первым входом элемента ИЛИ-НЕ 66, а второй выход соединен с первым входом элемента ИЛИ 67, выход которого соединен с вторым входом делителя 64. Третий выход делителя 65 соединен с тактовым входом D-триггера 68 и является

0

5

0

5

0

5

выходом 1A синхронизатора 5. Четвертый выход делителя 65 является выодом 13 синхронизатора 5, а пятьй выход соединен с вторьм входом элемента ИЛИ 67 и является выходом 12 синхронизатора 5.

Вход 9 синхронизатора, 5 соединен с первым входом переключателя 73 и с вторым .входом элемента 66,, ыход которого соединен с третьим ходом элемента ИЛИ 67

Вход 8 синхронизатора 5 соединен с D-входом и входом предустановки -триггера 68, прямой выход которого соединен с D-входами В-триггеров 9, 75.

Второй выход делителя 64 соединен с тактовым входом D-триггера 69, прямой выход которого соединен с D-BXO-- дом D-триггера 70, инверсный выход которого соединен с вторым входом элемента И 71.

Вход 6 синхронизатора 5 соедине.н через последовательно соединенные формирователь 72, делитель 74 с тактовым входом D-триггера 75 и вторым входом переключателя 73, выход которого соединен с первым входом делителя 74, второй вход которого сое,гщ- нен также с первым входом элемента И 77, выход которого является выходом 11 синхронизатора 5,

Второй выход формирователя 72 соединен с тактовьм входом В-тригге- ра 76, D-вход которого соединен с прямым выходом В-триггера 75.

Инверсташ выход В триггера 76 соединен с вторым входом элемента И 77.

Блок 15 управления (фиг.4) содержит преобразователь 78 уровня, элемент И 79, В-триггеры ЗО 81, преобразователь 82 уровня, элемент И-ИЕ 83, D-триггеры 84, 85, элемент И 86, генератор 87 одиночных импульсов, элементы И-НЕ 88, 89, преобразователи 90 и 91.уровней, элемент И-НЕ 92,элемент И 93, D-триггеры 94, 95, элемент И-НЕ 96, инвертор 97, D-триггер 98, элемент И 99, элемент И-НЕ 100,- элементы И 101, 102, преобразователь 103 уровня, элемент И-НЕ 104, преобразователи 105, 106 уровней, элемент И 107, преобразователь 108 уровня.

Вход 17 блока 15 управления через преобразователь 78 уровня соединен с тактовым входом В-триггера 80, ин- веосный выход которого соединен с

5

а

5

0

5

0

5

0

5

В-входом, а прямой выход - с тактовым входом В-триггера 81, прямой выход которого соединен с первым входом элемента И-НЕ 83.

Входы установки В-триггеров 80, 81 соединены с выходом элемента И 79. В-вход В-триггера 81 соединен с общей шиной. Вход 14 блока 15 управления через преобразователь б2 уровня соединен с тактовым входом В-триггера 84, прямой выход которого соединен с тактовым входом В-триггера 85 и через преобразователь 90 уровня с выходом 9 бло;са 15. Прямой выход В-триггера 85 соединен с В-входом В-триггера 84„ Входы установки D- триггеров 84, 85 соединены с выходом элемента И-НЕ 83, а инверсные выходы через элемент И 86 соединены с первым входом элемента И-НЕ 104.

Инверсный выход В-триггера 81 соединен с первым в.ходом генератора 87 одиночных импульсов и первым входом элемента И-НЕ 92, выход которого соединен с В-входом В-триггера 94, прямой выход которого соединен с первым входом элемента И-НЕ 96, выход которого соединен с В-входом В-триггера 98, прямой выход которого соединен с первым входом элемента И 99, выход которого соединен с вторым входом элемента И-НЕ 104 и является выходом 25 блока 15 управления.

Инверсный выход В-триггера 81 является выходом 27 блока 15 управления.

Выход генератора 87 соединен с первыми входами элементов К. 93, 102 и являе тся выходом 31 блока 15 управления.

Элементы И-НЕ 88, 89 включены по схема RS-триггера, причем R-вход соединен с первым входом элемента И 101 и является входом 20 блока 15, а S- вход соединен с S-входами В-триггеров 94, 95 и выходом элемента И 93.

Выход элемента И-НЕ 89 через преобразователь 91 уровня соединен выходом 26 блока 15,

Второй вход элемента И-НЕ 92 является входом 23 блока 15. Входы 21, 22 блока 15 соединены соответственно с первым, вторым входами элемента И 79 и вторым, третьим входами элемен-. т,а И 93. Второй вход элемента И-НЕ 83 соединен с тактовьм входом В-триггера 94, с выходом элемента И-НЕ 100 и первым входом элемента И 107, второи вход которого является входом блока 15, а выход - выходом 24 блока 15.

D-вход D-триггера 95 соединен с общей шиной, тактовый вход - с выходом элемента И 101, а инверсный выход - с вторым входом элемента И- НЕ 96.

Вход 16 блока 15 через преобразователь 103 уровня соединен с четвертым входом элемента И-НЕ 104 и через инвертор 97 с третьим входом элемента И-НЕ 96. Выход элемента И-НЕ 104

18

через преобразователь 108 уровня сое- g ков 115, 116 соединены с инверсным

динен с выходом 8 блока 15.

Вход 12 блока 15 через преобразователь 105 уровня соединен с такто- вь1М входом D-триггера 98, вторым входом генератора 87 и является выходом 29 блока 15.

Вход 13 блока 15 через преобразователь 106 уровня соединен с первым входом элемента И-НЕ 100, второй вход

выходом П-триггера 125, прямой выход которого соединен с входами установки D-триггера 126 и RS-триггера 118.

Выходы десятичного счетчика 116 20 соединены с соответствующими входами ПЗУ 109, дешифратор 117, первый выход которого соединен с входом пред установки RS-триггера 118, первый вы ход которого соединен с первым вхокоторо го соединен с инверсным выходом 25 Дом элеме;нта И 119, выход которого

D-триггера 98. Вькод преобразователя 106 уровня является выходом 30 блока 1 5 .

Вход 19 блока 15 соединен с вторыми входами элементов И 99, 101.

Выход элемента И 102 является выходом 28. блока 15.

Коммутатор 32 (фиг.5) содержит постоянное запоминающее устройство (ПЗУ) 109, ячейки 110-114 преобразования данных, каждая из которых состоит из последовательно соединенных элемента коммутации и сумматора, десятичные счетчики 115, 116, дешифратор 117, RS-триггер 118, элемент И 119, элементы И-НЕ 120-124, D-триг- геры 125, 126, элемент И 127, инвертор 128, элемент И-НЕ 129, инвертор 130.

Выход первого разряда ПЗУ 109 соединен с первыми входами ячеек 110, 112 преобразования данных. Выход второго разряда ПЗУ-109 соединен с первыми входами ячеек 111, 113, 114. Выходы ячеек 110-114 преобразования . данных являются соответственно информационными выходами 40, 39, 41, 42, 43 коммутатора 32. Вторые входы ячеек 110-114 являются соответственно информационными входами 34, 33, 35, 37, 38 коммутатора 32. tpeтьи входы ячеек 11(Т-114 являются управляющим входом 27 коммутатора 32.

30

35

40

45

50

55

соединен с вторыми входами элементо И-НЕ 120, 121.

Второй выход дешифратора 117 сое динен с вторым установочным входом RS-триггера 118. Выход последнего разряда дешифратора 117 через инвер тор 128 соединен с вторым входом элемента И 127, выход которого соед нен с первым входом элемента И-НЕ 1 и через инвертор 130 с тактовым вхо дом D-триггера 125, кото1н 1й являетс управляющим выходом 19 коммутатора 3

Вход установки D-триггера 125 яв ляется управляющим входом 28 коммутатора 32, управляющий вход 21 ко торого соединен с входом предустановки D-триггера 125, D-вход которо го соединен с общей шиной.

Тактовый вход D-триггера 126 является управляющим входом 29 комцут тора 32.

Выход второго разряда десятичног счетчика 115 соединен с третьим вхо дом элемента И 127.

Управляющий вход 30 коммутатора 32 соединен с вторыми входами элемента И 119 и элемента И-НЕ 129, вы ход которого является выходом 19 коммутатора 32.

Выход элемента И-НЕ 120 соединен с первым входом элемента И-НЕ 122, второй вход которого является входом 36 коммутатора 32, а выход - вы ходом 44 синхронизации коммутатора 3

з4

1406558 8

10

Выходы десятичного счетчика 115 соединены с соответствукщими входами ПЗУ 109 и первыми входами элементов И-НЕ 120, 121. Тактовый вход десятичного счетчика 115 соединен с выходом переполнения десятичного счетчика 116, тактовый вход которого соединен с прямым выходом D-триггера 125, инверсный выход которого соединен со своим D-входом, с соответствующим входом ПЗУ 109 и первым входом элемента И 127.

Входы установки десятичных счетчивыходом П-триггера 125, прямой выход которого соединен с входами установки D-триггера 126 и RS-триггера 118.

Выходы десятичного счетчика 116 соединены с соответствующими входами ПЗУ 109, дешифратор 117, первый выход которого соединен с входом предустановки RS-триггера 118, первый выход которого соединен с первым вхо0

5

0

5

0

5

соединен с вторыми входами элементов И-НЕ 120, 121.

Второй выход дешифратора 117 сое-, динен с вторым установочным входом RS-триггера 118. Выход последнего разряда дешифратора 117 через инвертор 128 соединен с вторым входом элемента И 127, выход которого соединен с первым входом элемента И-НЕ 129 и через инвертор 130 с тактовым входом D-триггера 125, кото1н 1й является управляющим выходом 19 коммутатора 32.

Вход установки D-триггера 125 яв- ляется управляющим входом 28 коммутатора 32, управляющий вход 21 которого соединен с входом предустановки D-триггера 125, D-вход которого соединен с общей шиной.

Тактовый вход D-триггера 126 является управляющим входом 29 комцута-: тора 32.

Выход второго разряда десятичного счетчика 115 соединен с третьим входом элемента И 127.

Управляющий вход 30 коммутатора 32 соединен с вторыми входами элемента И 119 и элемента И-НЕ 129, вы- ход которого является выходом 19 коммутатора 32.

Выход элемента И-НЕ 120 соединен с первым входом элемента И-НЕ 122, второй вход которого является входом 36 коммутатора 32, а выход - выходом 44 синхронизации коммутатора 32.

Выход элемента И-НЕ 121 соединен с первыми входами элементов И-НЕ 123 124, выходы которых являются соответ- , ственно выходами 45, 46 синхронизации коммутатора 32. Вторые входы элемента И-НЕ 123, 124 являются соответ- . ственно входами синхронизации 36 коммутатора 32.

Блок 47 вычисления (фиг.6) содер- жит коммутаторы 131-134, регистры 135-138 сдвига, сумматоры 139-142, корректоры 143-146 кода, сумматоры 147-150, формирователь 151 дополнительного кода, элемент И 152, эле- мент 153 задержки, счетчик 154, опе- ративное запоминающее устройство (ОЗУ) 155, формирователь 156 тактового сигнала, счетчик 157, дешифратор 158, формирователь 159 сдвига делимого,, элемент И 160, счетчик 161, переключатель 162, блоки 163, 164 сложения, формирователь 165 импуль- .сов сдвига.

Последовательно соединенные комму- таторы 131-134, регистры 135-138,сумматоры 139-142, 147-150 образуют четыре идентичных канала блока 47 вычисления. Выходы регистров 135-138 соединены с первыми выходами соответ- ствукнцих коммутаторов 132-134. В каждом канале: выходы сумматоров 139- 142 через корректоры 143-146 кода I соединены с вторыми входами сумматоров 147-150, вькоды которых соеди- I иены с вторыми входами коммутаторов I 131-134. Первый вход коммутатора 131 I является входом 48 блока 47 вычисле- I ния, В калсдом канале выходы корректо- ; ров 143-146 соединены с соответст- вуницими вторыми входами сумматоров 140-142.

Выход корректора 146 соединен с первым входом формирователя 151, вто- рой вход которого соединен с вторыми входами регистров 135-138, с первым выходом формирователя 156, с первым входом элемента И 152, второй вход которого соединен с выходом формиро- вателя 151, с третьими входами сумматоров 139-142 и через формирователь 159 с первым входом элемента И 160, второй вход которого соединен с вторым выходом формирователя 156, с пер- вым входом счетчика 157, выход которого соединен с первым входом ОЗУ 155, с входом дешифратора 158 и является выходом 51 блока 47 вычисления.

5 0

5 о

5

0

g p

Выход элемента И 152 соединен с третьими входами коммутаторов 131- 134, с вторым входом счетчика 157, с первым входом счетчика 161, выход которого является выходом 50 блока 47 вычисления. Второй вход счетчика 161 соединен с выходом элемента И 160.

Выход элемента И 152 через последовательно соединенные элемент 153 задержки, счетчик 154 соединен с вторым входом ОЗУ 155, третий вход I которого соединен с выходом элемента И 152, а выход с первым входом блока 164 сложения, второй вход ко-- торого соединен с первым входом блока 163 сложения и с выходом переключателя 162, который является выходом 34 блока 47 вычисления.

Входы переключателя 162 соединены с соответствуницими выходами сумматоров 147-150.

Второй вход блока 163 сложения является входом 49 блока 47 вычисления. Выходы блоков 163, 164 сложения являются соответственно выходами 33, 35 блока 47 вычисления.

Первьш выход дешифратора 158 соединен с одним из входов переключателя 162, с первым входом формирователя 165, второй вход которого соединен с первым входом счетчика 157,

Выход формирователя 165 является выходом 36 блока 47 вычисления.

Второй выход дешифратора 158 является выходом 20 блока 47 вычисления.

Вход формирователя 156 является входом 31 блока 47 вычисления.

Основной счетчик 54 (фиг. 7) содержит три регистра 166-168 сдвига, преобразователь 169 уровня, десятич- ньй счетчик 170, преобразователь 171 уровня, десятичные счетчики 172, 173, преобразователи 174, 175 уровня, элемент ИЛИ 176, D-триггер 177, элемент И-НЕ 178, преобразователь 179 уровня.

Блок 25 основного счетчика .54 через преобразователь 174 уровня соединен с первым управляющим входом десятичного счетчика 170, выход которого через преобразователь-171 уровня соединен с первыми входами десятичного счетчика 172 и .элемента И-НЕ 178, выход которого соединен с D-BXO- дом D-триггера 177 и через .преобразо- уровня 179 - с первым выходом основного счетчика 54.

Вход 24 основного счетчика 54 соединен с вторыми входами десятичных счетчиков.172, 173, выходы разрядов которых соединены с соответствующими входами элемента И-НЕ 178, причем первый вход десятичного счетчика 173 соединен с выходом переноса десятичного счетчика 172,

Вход 24 основного счетчика 54 через преобразователь уровня 175 так- же соединен с первым входом элемента ИЛИ 176, второй вход которого является входом 10 основного счетчика 54. Выход элемента ИЛИ 176 соединен с тактовыми входами десятичного счетчика 170 и D-триггера 177, инверсный выход которого соединен с вторым входом управления десятичного счетчика 170. Прямой выход D-триггера 177 является вторым выходом основного счетчика 54.

Вход 40 основного счетчика 54 является входом регистра 168, выходы которого соединены с соответствующими входами десятичного счетчика 173 и регистра 167, выходы которого соединены с соответствующими входами десятичного счетчика 172 и регистра 166, выходы которого через преобразователь 169 уровня соединены с соответствующими входами десятичного счетчика 170. Тактовые входы регистров 166-168 являются входом 44 основного счетчика 54.

Счетчик 53, основной счетчик 55 (фиг.1) имеют такую же функциональную схему, как и основной счетчик 54, но основной счетчик 55 одиннадцатиразрядный.

Дополнительные счетчики 56, 57 (фиг.1) имеют такую де функциональную схему, как и основной счетчик 54 (фиг.7), кроме того, они содержат (фиг.7) элементы ИЛИ-НЕ 180, 181, причем вход 10 дополнительного счетчика 56 соединен через элемент ИЛИ- НЕ 181 с первым входом элемента ИЛИ- НЕ 180, второй вход которого является первым входом дополнительного счетчика 56, а выход элемента ИЛИ-НЕ. 180 соединен с первым входом элемента ИЛИ 176.

Дополнительные счетчики 56, 57 содержат по девять разрядов.

Формирователь 59 выходных импульсов (фиг.8) содержит JK-триггер 182, D-триггер 183, элемент ИЛИ 184 и элемент ИЛИ-НЕ 185.

5

0

5

0

5

0

5

0

5

Инверсный выход D-триггера 183 соединен с первым входом элемента ИЛИ 184, выход которого соединен с С-входом JK-триггера 182. Инверсный выход JK-триггера 182 соединен с первым входом элемента ИЛИ-НЕ 185, выход которого является первым выходом формирователя 59. Инверсный и прямой выходы JK-триггера 182 являются соответственно вторым и третьим выходами формирователя 59. D-вход D-триггера 183 является вторым входом формирователя 59 и соединен с К-входом IK- триггера 182. R-вход JK-триггера 182 соединен с S-входом D-триггера 183 и является входом 24 формирователя 59, С-вход D-триггера 183 и второй вход элемента ИЛИ 184 соединены и являются входом 10 формирователя 59. J-вход JK-триггера 182, второй вход элемента ИЛИ-НЕ 185 являются соответственно первым входом и входом .26 формирователя 59.

Формирователи .58 и 60 (фиг.1) выполнены аналогичным образом.

Формирователь 61 сигнала окончания цикла (фиг.8) содержит D-тригге- ры 186 и 187., прямые выходы которых соединены с входами элемента ИЛИ 188, выход которого является выходом формирователя 61. S-входы D-триггеров 186, 187 объединены и являются входом 25 формирователя 61, С-вход D- триггера 186 является первым входом формирователя 61, а С-вход D-триггера 1.87 - вторым входом. .

Синтезатор интервалов времени работает следующим образом.

Преобразователь 3 частоты предназначен для формирования входного сигнала умножителя 4 частоты и служит для преобразования частоты 100МГц

в частоту- 5 МГц 4,950495..МГц.

Это достигается путем деления входного сигнала (фиг.1) 100МГц на 101 с дальнейщим умножением на 5,

Синхронизатор 5 предназначен для формирования из непрерывных сигналов двух пачек импульсов, имеквцих определенный временной сдвиг и подаваемых на счетчик 53, основные счетчики 54, 55 и дополнительные счетчики 56, 57 и формирователи 58-60- выходных импульсов.

Переюпочатель 73 коэффициента деления (фиг.З) выполнен в виде генератора одиночных импульсов.

13140655814

Принцип построения и функции кор- В момент совпадения фаз выходных ректора 143-146 кода (фиг.6) следую- сигналов умножителей 2 и 4, частоты щие.

Для удобства работы оператора с прибором при вводе требуемых значений параметров используется натуральный двоично-десятичный код, где

которьк составляют соответственно

1 5 f,fgm и , синхронизатор 5

начинает выдавать на счетчик 53 N основные счетчики 54 N, 55 N, дополнительные счетчики 56 N, 57 NI:

каждая десятичная цифра представлена с помощью соответствующего двоич- Q две последовательности импульсов, в

ного числа в коде 8-4-2-1. Одно четырехразрядное двоичное число позволяет представить десятичные числа от О,, до 15

19

«о

В натуральном двоич- но-де сятичном коде (8-4-2-1) из них используются 10 комбинаций, соответствующих десятичным числам от 0 до 9. , а остальные 6 комбинаций (пс вдотетрады) подвергаются коррек15

которых первые импульсы совпадают по фронту, а последующие расходятся на /It, причем

-L--i- t.-t f. f. 1

at

г

где m - коэффициент умножения, k - коэффициент нониусного

преобразования.

ции. Коррекция псевдотетрад осущест- 2о окончании заполнения основного вляется уменьшением псевдотетрады на счетчика 54 N, формируется фронт число 10 д 10102 и увеличением следующего разряда на 1.

Известно, что операция вычитания

первого выходного импульса , и запускается дополнительный счетчик 56 N-j , окончание работы которого соот- 3 1меняется операцией сложения с пре- 25 ветствует срезу выходного импульса

образованием вычитаемого в дополнительный код, т.е. число 10|, 1010 в дополнительном коде соответствует числу 6 01102, таким образом, коррекция псевдотетрад осуществляется прибавлением к ней числа 6 0110. В блоке 47 вычисления (фиг. 6) корректор 143-146 кода выполняет функцию определения псевдотетрады на выходе сумматоров 139-142 (т.е. числа больше ), вырабатывает сигнал 1 для увеличения на 1 следующего разряда (вход РО сумматоров 139-142) и формирования числа 6 0110 j, на втором информационном входе сумматоров 147-150. Схемотехническая реализация корректора 143-146 кода возможна различными способами, зависящими от применяемых элементов, но в любом случае необходимо определить наличие поевдотетрады.

Блок. 52 ввода данных предназначен дпя значений синтезируемого интервала и длительностей импульсов, - для выбора режима работы синтезатора и отображения параметров синтезируемых импульсов на индикаторном табло. Управление работой синтезатора может осуществляться как с помощью клавиатуры прибора, так и дистанционно, через канал общего пользования (КОП).

Принцип формирования интервала времени заключается в следующем.

В момент совпадения фаз выходных сигналов умножителей 2 и 4, частоты

которьк составляют соответственно

1 f,fgm и , синхронизатор 5

начинает выдавать на счетчик 53 N , основные счетчики 54 N, 55 N, дополнительные счетчики 56 N, 57 NI:

которых первые импульсы совпадают по фронту, а последующие расходятся на /It, причем

-L--i- t.-t f. f. 1

at

г

, длительность импульса , N -tj . Окончание работы основного счетчика 55 NJ соответствует фронту второго выходного импульса началу Q работы дополнительного счетчика 57 , а окончание его работы - срезу импульса О. Длительность импульса .

Окончание работы счетчика 53 N соответствует фронту синхроимпульса; Ссх а окончание работы основного счетчика 54 N - его срезу. Длитель-, ность синхроимпульса

(N-Ne.)-t,.

Синтезируемый интервал времени отсчитывается от фронта импульса 1, до фронта импульса С и определяется:

(1)

5

0

5

5

T Niti-Niti .

Значения чисел N,N, N . Nj, вводимых в соответствующие счетчики, определяются следующим образом.

С учетом t, преобразуем (1):

Т (N,-N)t4+N,4t.

Поскольку т и t кратны jt, то

Тf 4

т -- и t 2 -- - целые числа. о С du ,

Преобразованный интервал Т можно представить;

т (Ni-Ni)ti+N,Qtj+a,

15 где Q - целая часть

а - остаток от деления Т Таким образом, .

на t

Значения N, и N, приведеннью выше, определены без учета введения синхроимпульса, и,здесь необходимо напомнить три обстоятельства: во- первых, срез синхроимпульса должен совпадать с фронтом И (по уровню 0,5 и); во-вторых, длительность синхроимпульса может быть произвольной, в -третьих, начало работы счетчиков должно соответствовать моменту совпадения фаз сигналов заполнения (t,t). Как следует из фиг.2а, от момента совпадения фаз до фронта импульса D, имеется интервал N , t . Если длительность синхроимпульса Г сх Nf(. t, меньше этого интервала, т.е. HNcx Oj то он разместится в интервале N t. Если длительность синхроимпульса больше этого интервала, то придется в качестве рабочего выбрать одно из пре- дадущих (более ранних) совпадений. В этом случае (фиг.26) к интервалу NJ t прибавится один или несколько интервалов совпадения. Таким образом

сх

:N,+b(k+1)Jt,Ncxti+ND,

где b 0,1,2,3... (при значении имеем случай фиг.2а).

соответствует

новому (фиг.

2б).значению Ссх Для сохранения синтезируемого интервала без изменения . .значение необходимо увеличить наЬ-k. Таким образом

N, а + Ь (k+1); . NI Q + а + b-k;

N«

а + b (k+1)-NV;

1,

N 0„ -, No -1 t/i

cx

i-tx

il

Значения параметров Т, i , -D вводятся вручную или через канал общего пользования (КОП) дистанционно в ОЗУ блока 52 ввода данных.

Исключение систематической аппаратной погрешности осуществляется за счет проведения автоматической калибровки прибора. Сущность калибровки заключается в следующем.

В ПЗУ коммутатора 32 хранятся значения всех NJ, соответствующих , В режиме автокалиб06558 -16

РОБКИ эти данные вводятся в счетчики и ; прибор отрабатьшает импульсы t, , и и, В идегшьном случае при нулевом

10

интервале фронты импульсов t и V должны совпасть. Однако реально из- за различия параметров элементов примененных в трактах, различия электрических длин трактов эти импульсы вряд ли совпадут. Подгонка фронтов

импульсов и И с помощью подбора длин кабелей неэффективна, т.к. со временем внесет рассогласование старения элементов и температурные изменения.

Ранее всегда предполагалось, что счетчики начинают заполняться непосредственно после момента совпадения фаз сигналов заполнения. В предлагаемом синтезаторе введённый синхронизатор 5 позволяет начать формирование пачек импульсов заполнения не только в моменты совпадения фаз, но и по любому из k+1 импульсов последовательности t. Начальньй временной сдвиг между первыми импульсами пачек может изменяться в этом случае от О до k At. Временной сдвиг первых импульсов пачек войдет в результирующее

значение интервала.

Если после цикла работы с калибровочными данными детектора 62 совпадения не зарегистрируют совпадения фрон

35

.

40

45

50

тов 1, и , то синхронизатор 5 по сигналу управления делителем с блока 15 управления для следующего цикла работы перенесет начало формирования пачек на следующую пару импульсов t и t/i, внеся дополнительный временной сдвиг t. Таким образом, после каждого цикла работы в режиме калибровки выходные импульсы 1 и сме- щаются на л t.

В момент совпадения фронтов С, и и детектор 62 совпадения вьщаст . сигнал на блок 15 управления, который останавливает продвижение начала пачек с k. на k. импульс и по входу 27 управления переключает коммутатор 32 из режима калибровки в режим работы. Далее прибор работает с данными, поступающими из блока 47 вычисления и блока 52 ввода, а формирование пачек начинается с k.-, им«1

пульса, при котором в режиме калибровки (при ) импульсы U и совпали по фронтам.

В качестве детектора 62 совпадения используется цифровая схема. Погрешность ее работы составляет at. Так образом, систематическая аппаратная погрешность, составляющая по экспе- . риментальным оценкам для ИС ЭСЛ серии 4-6 НС, в результате автокалибровки сводится к значению jt.

При выбранной структурной схеме прибора частоты сигналов, подаваемы на вход синхронизатора 5, должны на k

ходиться в соотношении f,j f, , -..

Первый сигнал с частотой f получаеся простым умножением по частоте синала fgif m-f.

Для того чтобы было нужное соотношение частот сигналов f и f, преобразователь 3 частоты должен выполнять операцию деления частоты синала fi на k+1, а полученный в результате деления сигнал умножителем 4 должен быть увеличен по частоте в k раз. Если , для умножителя 4 можно сохранить коэффициент умножения равным т, но в этом случае в преобразователь 3 частоты необходимо ввести дополнительный умножитель с коэффициентом т , чтобы выf

k. Отсюда m

т.е. в m раз большей,

похгаялось m -га

- is

m

Необходимо отметить, что на вход умножителя 4 с преобразователя 3 частоты подается сигнал с частотой

f 1 fo-m 1 k+ 1 чем частота, подаваемая с выхода блока смещения на вход второго умножителя в прототипе, что обеспечивает лучшие шумовые и спектральные характеристики сигнала f.

После включения сетевого напряжения и установления напряжений блок 52 ввода данных автоматически фор мирует сигнал СБР-НУ (вход 22), ус- тавнавливающий в исходное состояние блок 15 управления, который, в рвою очередь, вырабатывает сигнал ОУ - Общая установка (выход 28), устанавливающий в исходное состояние коммутатор 32.

С помощью клавиатуры на пе редней панели вручную или через КОП дистанционно в ОЗУ блока 52 ввода дан- ных в произвольной последовательности заносятся значения рабочих пара™

1 г выбирается

метров Т, 1,

режим работы ОДНОЗСР/ПЕРИОДИЧ. Работа прибора начинается по нажатии

5

0

5

0

5

0

5

О

5

кнопки Пуск или с приходом аналогичного сигнала по КОП. Первой операцией, выполняемой прибором по сигналу Пуск, является калибровка.Блок 52 ввода данны формирует сигнал Пуск (на выходе 21), воздействующий на блок 15 управления и коммутатор 32. Одновременно блок 15 устанавливает на выходе 27 калибровки нулевой уровень, соответствующий режиму калибровки, а на выходе 26 - единичный, блокирую1ций выходные разъемы во время калибровки.

Коммутатор 32 по четырехпроводным шинам данных 39 , 40 N, 41 N-j, - 42 N и 43 N-j- выдает на счетчик 53, основные счетчики 54, 55 дополнительные счетчики 56, 57 калибровочные данные, хранящиеся в собственном ПЗУ 109 (фиг.5). Запись и сдвиг, данных в приемные регистры счетчика 53, основных счетчиков 54, 55, дополнительных счетчиков 56, 57 происходит по фронту импульсов сдвига (входы 44-46). Запись калибровочных .данных происходит в два этапа. Вначале параллельно (одновременно) заносятся данные в счетчик 53 и основной счетчик 54 в сопровождении, импульсов сдвига по входу 44. Несмотря на то что счетчик 53 N,, и основной счетчик 54 N трехразрядные, запись данных цлнтся двенадцать тактов, при этом первые девять тактов записывают нулевые данные, а три последних - истинные. Несоответствие разрядности счетчиков, и количества импульсов сдвига учитывается при программировании ПЗУ 109 (фиг.5). На втором этапе производится запись калибровочных данных в основной счетчик 55 N, дополнительные счетчики 56 N-0 и 57 N-j, которая длится также двенадцать тактов. Импульсы сдвига (входы 45 и 46), сопровождающие данные, идентичны Таким образом, за 24 такта (12 по входу 44 и 12 по входам 45, 46) во все счетчики, точнее, в приемные регистры счетчиков записываются калибровочные данные.

После окончания импульсов сдвига по входам 45, 46 коммутатор 32 формирует импульсы по входам 18 и 19, по- ступакнцие на блок 15 управления. На этом работа коммутатора .32 в режиме калибровки заканчивается.

Шпульсы на входах 18 и 19 проходят через элементы И 99 и 107 в бло

ке 15 управления (фиг.4) без изменений и с выходов 24 и 25 поступают на соответствующие входы всех счетчи- . ков. Импульс с выхода 25 производит установку в исходное состояние управляющих триггеров в схемах счетчика 53, основных и дополнительных счетчиков 54-57 непосредственно в их десятичные счетчики. При переписи данные, находящиеся в сдвиговых регистрах, не разрушаются и пригодны для многократного занесения в десятичные счетчики. После воздействия импульсов с входов 24 и 25 все десятичные счетчики готовы к работе (фиг.6).

Поскольку опорный генератор 1 работает в непрерывном режиме, после установления питающих напряжений на первом и втором входах синхронизатора 5 постоянно присутствуют сигналы с выхода умножителя 2 с частотой 100 МГц и с выхода умножителя 4 с частотой 99,0099... МГц. С выхода делителя 65 частоты с коэффициентом 101, находящегося в синхронизаторе 5 (фиг.З), на блок 15 управления поступают два сигнала 12 и 13 с частотой 0.990099... МГц, отличающиеся постоянным временным сдви гом. Эти сигналы используются в бло кеМ5 и коммутаторе 32 для синхронизации их работы, в частности для формирования импульсов сдвига по входам 54, 55 и 56 и импульсов Пк, Ск, По и Со.

Основной задачей синхронизатора 5 является формирование двух пачек импульсов с выхода 10 из сигнала с входа 7 с частотой 100 МГц и с выхода 11 из сигнала с входа 6 с частотой 99, 0099 МГц, а основной особенностью возможность относительного временного сдвига начала этих пачек с дискретом jt 0,1 НС.

По окончании сигналов По и Со блок 15 управления формирует сигнал, запускающий синхронизатор 5. На первом и втором выходах синхронизатора 5: возникают пачки импульсов с частотами 100 и 99,0099... МГц, причем временной сдвиг между первыми импульсами пачек произволен в пределах 5:50 не Пачка импульсов с выхоДа 10 поступае на входы счетчика 53, основного и дополнительного счетчиков 54, 56 и входы формирователей 58 и 59 выходных

импульсов с выхода 11

Л - с цИ

Пачка импульсов

поступает на входы основ

ного и дополнительного счетчиков 55, 57 и вход формирователя 60 выходного импульса.

Количество импульсов в пачках различно и каждая пачка может закончиться только после окончания работы дополнительных счетчиков 56 и 57.

Счетчик 53 и основной счетчик 54 регистрируют импульсы пачки с выхода 1 1 . Каждый из них предварительно импульсом По был установлен в сос

тояние Ng и N. Необходимо отметить, что числовые значения параметров вводятся в счетчики дополнительном коде до 9. Так, если N должно составлять 340, то в счетчик записьшается число 659. При поступлении на вход счетчика импульсов пачки с выхода 10 состояние счетчика будет изменяться от значения, предварительно записанного, в сторону увеличения до переполнения, т.е. от состояния 659 к 660, 661... до 000. Однако остановка работы счетчика произойдет не при его переполнении, а при достижении им состояния 999, что обеспечивает схема опознавания - элемент И-НЕ 178 (фиг.7). Состояние 999 счетчик 53 в рассматриваемом примере примет после прихода на его вход последующего количества импульсов N(.999- . Аналогичным образом работают все остальные счетчики. По окончании работы счетчика 53 на вход формирователя 58 выходных импульсов поступает сигнал с его выхода, фор0

5

0

5

мирующий фронт импульса D

C)f

По

окончаний работы основного счетчика 54 N сигналом с его второго выхода подготавливается к работе дополнительный счетчик .56 N(1,, который до этого был заблокирован. Одновременно сигналом с первого выхода основного счетчика 54 в формирователе 58 формируется срез сигнала iJcx формирователе 53 формируется фронт сигнала , . По окончании работы дополнительного счетчика 56 N л сигналом

1

с его выхода в формирователе 59 формируется срез сигнала t, . Точнее, формирование фронтов и срезов сигналов сх t vj осуществляется не сигналами с выходов счетчика 53 и основного и дополнительного счетчиков 54, 56, которые только подготавливают схемы формирования, а очередным импульсом пачки с выхода 10, следующим за управляющим сигналом. .

Основной счетчик 55 регистрирует импульсы пачки с выхода 11. По окончании рае5оты основного счетчика 55 сигналами с его выхода подготавливаются к работе дополнительный счетчик 57 и формирователь 60 выходных импульсов . Дополнительный счетчик 57 Нс1чинает работу со следующего после окончания работы основного счетчика 55 импульса. По окончании работы дополнительного счетчика 57 сигналом с его выхода формируется срез сигнала Г- . Точное формирование фронта и среза сигнала t осуществляется очередным импульсом пачки с выхода 11, следующим за управляющим сигналом. Формирование импульсов С и 1 соответствует окончанию цикла работы дополнительных счетчиков 56, 57. Формирователь 61 вьщает на блок 15 управления сигнал КЦ (Конец цикла). Блок 15 управления возвращает сигнал ЗАЛ в единичное состояние и синхронизатор 5 выключает пачки импульсов с выходов 10 и 11. Одновременно по сигналу по входу 16 блок 15 управления формирует импульсы По, Со на все счетчики и тем саым подготавливает их к новому циклу работы. Поскольку в первом цикле работы счетчика 53, основных и дополнительных счетчиков 54, 56, 55,57 сигналы f 1, и 1 не совпали по фронтам и детектор 62 совпадения не выдал сигнал КК, блок 15 управления формирует сигнал УД (Управление делителями) на синхронизатор 5. По этому сигналу делители частоты, находящиеся в синхронизаторе 5 (фиг.З), в течение одного цикла работы увеличивают собственные коэффициенты деления на 1, а затем возвращаются к первоначальным значениям. Это увеличение коэффициентов деления приведет к изменению временного сдвига выходных импульсов делителей на At. Поскольку на вход делителей 64, 65 с общим коэффициентом деления 101 поступает непрерывный сигнал с периодом t, 10 НС (f, 100 МГц), а на вход делителя 74 с коэффициентом деления 10 поступает непрерывный сигнал с периодом ,1 НС (,0099... МГц), то временной сдвиг выходных импульсов составит ,1 НС. Пачки

импульсов с выходов 10 и 11, поступающие на счетчики, формируются с помощью выходных импульсов делителей

64, 65, 74 и их временной сдвиг также изменяется на 0,1 не. Очередной, после смены коэффициента деления, выходной импульс делителя 65 синхронизатора 5 поступает на блок 15 управления и формирует сигнал ЗАП. Синхронизатор 5 выдает на счетчик 53 основные и дополнительные счетчики

0 54, 56, 55, 57 две пачки импульсов с выходов 10 и 11. Временной сдвиг между первыми импульсами пачек изменился на 0,1 НС по сравнению с первым циклом работы устройства. С пос-

5 туплением пачек импульсов счетчики и формирователи выходных сигналов ра-.- ботают обычным образом.

При отсутствии выходного импульса детектора 62 совпадения после вто0 рого цикла работы блок 15 управления вновь формирует сигнал УД - дает команду на изменение временного сдвига выходных пачек, после чего начинается третий и последующие циклы работы.

5 После каждого цикла работы в режиме калибровки временной сдвиг выходных импульсов 1, и 1 также меняется на Jt 0,1 НС. Режим калибровки проводится при значении временного

0 интервала Т 0. Расхождение (несовпадение) во времени фронтов импульсов I) после первого цикла работы обусловлено разностью временных задержек в трактах формирования О,

и Зл, а также случайным временным

5 ,

СДВИГОМ пачек импульсов, формируемых синхронизатором 5. Максимальное значение временного сдвига пачек составляет +50 НС. Ожидаемое значение разности задержек в трактах составляет 3...4 НС. Таким образом, максимальное число рабочих циклов в режиме калибровки не должно превьшать 2000, а ее продолжительность 5,05.2000 10100 МКС 10,1 мс. После некоторого количества циклов работы выходные импульсы t и С совпадают по фронтам и детектор 62 совпадения вьщает на блок 15 управления сигнал КК. Блок

15 управления выставляет на линии Калибровка единичный уровень, по которому выходные шины данных 39-43 отключаются от ПЗУ 109 (фиг.5) и подключаются к выходным шинам .33-35 блока 47 вычисления к выходным шинам 37,

38 блока 52 ввода данньк, а выходы синхронизации 44-46 коммутатора 32 подключаются к шине 36 сдвиговых импульсов с блока 47 вычисления. Одно0

5

временно блок 15 управления формирует сигнал запуска блока 47 вычисления, по которому блок 47 вычисления в автономном режиме выполняет алгоритм вычисления: преобразует значение длительностей импульсов и временного интервала в значение N- - количества импульсов , которые должны отсчитать счетчик 53, основные счет- чики 54, 55.

Полученные в результате вычисления значения N, N, N поразрядно в сопровождении импульсов сдвига через коммутатор 32 заносятся в счетчик 53, основные счетчики 54, 55. Данные N-J и N-j (выходы 37, 38) не выг исляются, а заносятся в дополнительные счетчики 56, 57 непосредственно из ОЗУ, блока 52 ввода данных.

По окончании процесса вычисления и записи данных блок 47 вычисления формирует сигнал KB на блок 15 управления, который, в свою очередь, формирует сигнал ЗАП, переводит устройство в режим работы и сигналом БВИ снимает блокировку, разрешая прохождение импульсов tjjy, t , Cj на выходные разъемы. Пачки импульсов с выходов 10 и 11 имеют временной сдвиг, полученный в результате калибровки. Этот сдвиг остается постоянным, т.к. сигнал УД в процессе работы не формируется.

По завершении первого цикла работы с формирователя 61 на блок 15. управления приходит, сигнал КЦ. Если устройство находится в режиме Однокр ., то на этом его работа заканчивается. Повторное н ажатие кнопки Пуск приводит к повторению всего описанного цикла работы,включая и калибровку. Если прибор находится в режиме Периодич ., то поступление сигнала КЦ приводит к формированию сигналов По, Со и ЗАП и началу нового цикла работы. Вывод устройства из периодического режима работы может быть осуществлен нажатием кнопок Сброс или Однокр.

Завершая описание взаимодействия основных узлов устройства, следует обратить внимание на характер основных управляющих сигналов устройства.

Сигнал Сброс-НУ является однократным, формируемым при включении устройства и устанавливающим узлы устройства в исходное состояние или при нажатии кнопки. Сброс в любой момен

5

0

5

0

времени и прерывающим работу устройства.

Сигнал Пуск является внешним сигналом (формируемым при нажатии од- ноименной кнопки или поступающим из коп) и может быть как однократным, так и периодическим в зависимости от выбранного режима работы. Режим работы Однокр. или Периодич. отражается состоянием (единичным или нулевым) входа 23. В режиме Однокр. по сигналу Пуск синтезатор отраба- тьшает полный цикл, выдает набор импульсов Тр , t , f и переходит в режим ожидания, т.е. сигнал Пуск может быть как однократным; так и периодическим, но с периодом следования, большим одного цикла работы синтезатора при выбранных значениях f, 8, С5, и Т. В режиме Периодич. для запуска устройства достаточно однократного сигнала Пуск.

По сигналу Пуск устройство переходит в режим автокалибровки и далее в режим синтеза. При этом взаимодействие узлов устройства строго синхронизировано внутренними сиг налами.ПК, Ск, По, Со, БД, УД, ЗАП, которые формируются из вспомогательных сигналов МОТ и МОП. В свою очередь, эти сигналы формируются из сигнала на входе 7 путем деления его по

5

частоте .в 101

С

100

101

.МГц

раз

Сигнал ВУ является асинхронным, он возникает однократно по окончании 0 автокалибровки. Продолжительность автокалибровки определяется количеством калибровочных циклов работы прибора, каждый из которых занимает 5,05 МКС. Временное положение сиг- 5 нала: ВУ, таким образом, может быть определено.

Сигнал KB также асинхронный, он возникает однократно по окончании работы блока 47 вычисления. Работа 0 самого блока 47 вычисления синхронизируется формирователем 156 (фиг.6) тактового сигнала (который запускается сигналом ВУ). Временное положение сигнала КБ определяется ко- 5 личеством тактов работы блока 47 вычисления и зависит от конкретных численных значений и Т.

Блок 15 управления (фиг.4) работает следующим образом.

При включении устройства на вход 22 из блока 52 ввода данных -проходит импульс начальной установки, переключающий блок 15 управления и режим автокалибровки таким образом, что на выходе 27 Калибр./Раб,устанавливается уровень нуля. Единичным уровнем на первом входе элемент И-НЕ 83 открывается, разрешая прохождение им- пульсов на триггеры 84, 85, формирующий сигнал выхода 9 управления дели- телем. Триггер на элементах И-НЕ 88, 89 формирует единичный сигнал на вы- .ходе 261 блокировки формирователей 58, 59, 60 выходных импульсов (фиг.1) Эта блокировка исключает импульсы , И и на выходах устройства. Кроме того, сигнал на входе 22 Сбрбс-НУ устанавливает триггеры 94 и 95 в единичное состояние. Триггер 94 обеспечивает выбор однократного или периодического режима работы, причем сигнал на входе 22 Сброс-НУ, выставляя режим калибровки, устанавливает на D-входе триггера 94 уровень единицы, который устанавливает периодический режим работы во время калибровки, независимо от выставленного на передней панели режима. Триггер 95 нулевым уровнем на инверсном выходе блокирует формирование сигналов на выходах 24 По, 25 Со и 8 ЗАП, что обеспечивает режим ожидания.

Сигнал Пуск на входе 21 подтверждает сигнал НУ на входе 22 и запускает коммутатор 32, который, завершив цикл работы, формирует сигналы на входах 18 Пк и 19 Ск, которые, пройдя через элементы И 99 и 107,становятся первыми импульсами на выходах 24 По и 25 Со, кроме того, по концу сигнала на входе 19 Ск триггер 95 опрокидьшается и разрешает дальнейшее формирование сигналов на выходах 24 По и 25 Со.

Формирование импульсов на выходах 24 По и 25 Со происходит следующим образом.

По окончании синтеза очередного интервала, в тот числе и первого, инициируемого сигналами на входах 18 Пк и 19 Ск, поступает сигнал на вход 16 КП, который фронтом оканчивает сигнал на выходе 8 ЗАП и устанавливает уровень нуля на D-аходе триггера 98. Первый положительный перепад сигнала на выходе 29 МОТ опрокидывает триггер 98, который начи

5

0

5

0

5

нает формирование сигнала на выходе 25 Со, блокирует этим сигналом элемент И-НЕ 104 (это необходимо сделать, так как сигналом на выходе 25 формирователь 61 окончания цикла (фиг.1) устанавливается в единицу, подготавливает элемент И 99 к формированию сигнала на выходе 17 По, а также устанавливает на выходе элемента И-НЕ 96 уровень 1, т.к. сигнал на выходе 16 . Следую- щий положительный перепад на выходе 29 МОТ вновь опрокинет триггер 98, прекращая формирование сигнала на выходе 25 Со. Во время формирования, сигнала на выходе 25 Со сигналы на выходе триггера 98 и выходе 30 МОП формируют на выходе 24 сигнал По, который поступает на счетчик 53, основные и дополнительные счетчики 54- 57, а также подготавливает триггеры 84 и 85 для формирования сигнала на выходе 9 управления делителями (УД). Этот сигнал формируется двумя положительными перепадами сигнала на входе 14. На интервале от импульса на выходе 24 По до окончания импульса на выходе 9 УД сигнал с выхода элемента И 86 удерживает элемент И-НЕ 104 в закрытом состоянии. По окончании сигнала на выходе 9 УД на всех входах элемента И-НЕ 104 устанавливаются уровни 1, что на выходе дает нулевой перепад, т.е. начало сигнала на выходе 8 ЗАП.

За один цикл работы блока 15 управления в режиме калибровки происходит смещение выходных импульсов

5

0

5

0

Ч

и v на 0,1 НС, сравнение их

фронтов, а затем,при несовпадении начинается новый цикл работы.

Окончание автокалибровки определяется сигналом на входе 17 КК. Положительный перепад появляется лишь после совпадения фронтов импульсов D и Cj. Триггеры 80 и 81 предназначены для устранения ложного сигнала на входе 17 КК, который может появиться вследствие того, что детектор 62 совпадения не имеет предустановки и Может находиться в неопределенном состоянии. Если он в начале находится в состоянии нуля, а импульс il появляется раньше импульса Ц, то триггер совпадения опрокинется и выдаст ложный сигнал на входе 17 КК, который будет задержан триггером 80. Второй положительный перепад сигнала

на входе 17 КК будет истинным и опрокинет триггер 81, после чего элемент И-НЕ 83 будет закрыт, что обеспечит блокировку дальнейшего формирования сигнала на выходе 9 УД, а генератор 87 сформирует сигнал запуска блока 47 вычисления на выходе 31 БВ

t

который остановит формирование сигналов на выходах 24, 25 По и Со блоки- ровкой элемента И-НЕ 96 через триггер 95.

После окончания вычислений с блока 47 вычисления поступит сигнал на вход 20 ICB, которьш опрокинет триггер на элементах .И-НЕ 88, 89, что снимет блокировку с формирователей 58, 59, 60, выходных импульсов (фиг.1) :И триггера 95,который обеспечит формирование импульсов на выходах 24, 25 По и Со. Если установлен режим работы Периодич., то на D-входе триггера 94 присутствует уровень 1 и импульс на выходе 24 По подтверждает состояние триггера, разрешая форми- рование сигналов на выходах 24, 25 По и Со в периодическом режиме. Если же выставлен режим работы Однокр., то триггер 94 опрокинется импульсом с выхода элемента И-НЕ 92 и таким обра- зом, будут сформированы лишь по одному сигналу на выходах 24, 25 По, Со, что обеспечит однократный синтез заданного временного интервала.

Работа коммутатора 32 поясняется функциональной схемой (фиг.5).

45

Выбор режима работы коммутатора 32 осуществляется сигналом на входе 27 .„ Калибровка из блока 15 управления (фиг.1). Если на входе 27 действует уровень О, то коммутатор 32 работает в режиме записи калибровочных данных, при единичном уровне на входе 27 коммутатор 32 пересыпает в регистры данные, поступающие с блока 47 вычисления, импульсы сдвига, сопровождающие данные, в релиме калибровки формируются в коммутаторе 32, а в рабочем режиме поступают по входу синхронизации 36 с блока 47 вычисления. Б режиме калибровки для всех

десятичных счетчиков 115, 116 независимо от их разрядности формируется

по 12 импульсов сдвига. Избыточность по сдвигам учитывается при программировании ПЗУ 109. На вход 28 с блока 15 управления (фиг.1) поступа50

55

ет сигнал ОУ, объединяющий сигналы НУ и Сброс, устанавливая триггер 125 в нулевое состояние, при этом десятичные счетчики 115, 116 устанавливаются в нулевое состояние, триггер 118 также устанавливается в нулевое состояние (на его первом выходе под-, держивается нулевой уровень), что блокирует формирование импульсов сдвига на элементе И 119. Кроме того, сигналом на R-входе триггер 126 удерживается также в нулевом состоянии. В состоянии ожидания коммутатор 32 находится до прихода импульса на вход 21 Пуск с блока 52 ввода данных. Этим импульсом опрокидывается триггер 125, снимающий блокировку с десятичных счетчиков 115, 116, триггеров 118 и 126. Триггер 126 начинает переключаться каждым положительным перепадом сигнала на входе 29МОТ. Импульсы с прямого выхода триггера 126 поступают на запуск десятичного счетчика 116, а с инверсного - на ПЗУ 109. Выходы десятичного счетчика 116 подключены к адресным входам ПЗУ 109 и входам дешифратора 117.

Первый цикл работы десятичного счетчика 116 - холостой, так как выходы десятичного счетчика 115 блокируют элементы И-НЕ 120 и 121, десятый импульс на входе десятичного счетчика 116 устанавливает его в состояние нуля, а десятичный счетчик 115 - в состояние 1, подключая элемент И-НЕ 122 к выходу элемента И 119. Когда десятичньй счетчик 116 перейдет в состояние 1, триггер 118 опрокинется и откроет элемент И 119. После этого импульсы с входа 30 МОП проходят через элемент И 119 на выход 44 (СДВ) N-, и Nj.j. Синхронно с этими импульсами переключается ПЗУ 109, причем импульсы сдвига целиком находятся между моментами переключения ПЗУ 109. Когда десятичный счетчик 116 примет состояние 7, триг

гер 118 вернется в исходное состояние, закрьш элемент И 119. Всего будет сформировано 12 импульсов сдвига. После того как десятичный счетчик 116 примет состояние 8, на элемент И 127 поступит положительный импульс через инвертор 128 с дешифратора 117. Однако элемент И 127 остается закрытым сигналом на выходе десятичного счетчика 115.

После второго цикла работы десятичного счетчика 116 данные будут записаны в регистры счетчика 53 NOC и основного счетчика 54 N (фиг.1).

Аналогично во время третьего цикла работы десятичного счетчика 116 сданные будут занесены в регистры ос- ;Новного и дополнительных счетчиков |55, 56, 57 (Nj, N и N). При за- ;вершении третьего цикла работы деся- |ТИчного счетчика 116 на выходе де- |сятичного счетчика 115 присутствует единичный уровень. Когда счетчик 116 Iпримет состояние 8, на двз входах |элемента И 127 будут единичные уров- |ни и положительньй импульс с триг- Irepa 126 пройдет через элемент И 127, элемент И-НЕ 129 и инвертор 130 сфор |мирует импульсы на выходах 18 Пк и |19 Ск. Срезом импульса на выходе 119 Ск триггер 125 опрокинется и заблокирует счетчики 115, 116, триггеры 126 и 118, На этом цикл работы коммутатора 32 заканчивается. Отме- }тим, что в режиме калибровки в реги- |Стры счетчиков заносятся данные, со- Ьтветствукхцие , 1 200 не, f h 202 НС и fj. 810 НС. I Синхронизатор 5 (фиг. 3) форми- ует две пачки импульсов на выходах О, 11 с частотами 100 МГц и 9,0099... МГц из двух непрерьшных оследовательностей на входах 7, 6. .чки импульсов должны удовлетворят фледующим условиям: все импульсы в ;ачках должны быть нормальной дли- ельности (появление усеченных или :аразитных импульсов недопустимо); рмирование пачек должно начаться момент, обеспечивающий синтезиро- ание интервала времени с требуемой 1|гогрешностью. Первое условие обес- 1 ёчиваётся формированием пачек двумя Утробами, каждьш из которых сйнхро- Йен со своей последовательностью. JTopoe условие обеспечивается воз- Йожностью скомпенсировать разницу Задержек в двух каналах формирования интервала времени при помощи смещения начала пачек в синхронизаторе относительно друг друга с дискретом О,1 НС и в пределах +50 не (точные Границы указаны ниже).

Две непрерывные последовательности сигналов с выходов умножителей 2 и 4 с частотами 1,00 МГц ( не) it 99,0099... МГц (,1 не) пос- (упают на входные формирователи 63,

0

5

72 импульсов,, которые соединены с делителями 64, 65 частоты с коэффициентами деления 101/102 и делителем 74 с коэффициентом деления 10/11 соответственно. При отсутствии сигнала на входе 9 УД, который может появляться в режиме калибровки, делители 64, 65, 74 делят с коэффициента- . ми 101 и 10. Частоты выходных сигналов на выходе 14 и выходе делителя 74 равны 0,990099... и 9,90099... МГц, т.е. различаются ровно в 10 раз.

С делителя 65 выходят три сигнала на выходы 12 МОТ, 13 МОП и 14 БД.Эти сигналы равны по частоте, но сдвинуты по фазе.

Делитель с коэффициентом 101/102 состоит из последовательно соединен- 0 ных делителя 64 с коэффициентом деления 10/11 и делителя 65 с коэффициентом деления 10.

Сигналы на выходах делителя 65, складьшаясь на элементах ИЛИ-НЕ 66, 5 ИЛИ 67, образуют сигнал на входе управления делителем 64.

При отсутствии сигнала на входе 9 управления делитель 64 девять раз делит на 10 (на входах управления уровень

входах управления уровень обеспечивает на выходах делителя на 10. общий коэффициент деления 101. При наличии сигнала на входе 9 УД переключение коэффициента деления на 11 происходит дважды, что обеспечивает деление на 102.

Делитель 74 при отсутствии сигнала на входе 9 УД делит на 10, т.к. : на входах управления присутствует уровень единицы. При поступлении сигнала на вход 9 УД с переключателя 73 коэффициента деления делитель 74 один раз переключается в режим деления на 11.

При отсутствии сигнала на входе 9 УД, который появляется лшиь при калибровке, причем между моментами формирования пачек, сигналы на выходе 14 и выходе делителя 74 синхронны между собой, т.е. фронт каждого десятого импульса с делителя 74 фиксирован относительно фронта импульса с делителя 65. Эта фиксация не означает точного, совпадения 5 фронтов, а предполагает лишь постоянство временного сдвига. При наличии на входе 9 сигнала управления делителями оба делителя считают на

0

5

0

5

0

1) и один раз - на 11 (на О), что

один импульс больше, что приводит к смещению фронта выходного сигнала- делителя 101/102 на 10 НС, а фронта выходного сигнала делителя 10/11 на 10,t НС, т.е. фронты выходных импульсов делителей дополнительно сместятся друг относительно друга на 0,1 НС и опять будут фиксированы, т.к. коэффициенты деления вновь будут равны 101 и 10.

Формирование пачек происходит следующим образом.

На D-вход триггера 68 поступает сигнал с входа 8 Запуск нулевого уровня, на С-вход поступает сигнал с выхода 14. После прихода сигнала Запуск первым же фронтом сигнала на выходе 14 на D-входах триггеров 69 и 75 будет также установлен нулевой уровень. На С-вход триггера 75 сигнал может поступить в .любой моент в пределах от О до 101 не, а на С-вход триггера 69 сигнал поступит после сигнала с выхода триггера 68 через (50-Гзс,д), не 37,2 не.

где tj макс 12,8 НС - максимальная задержка раепроетранения еигна- ла в делителе 65 и триггере 68.

Триггер 70 и элемент И 71 формируют пачку импульсов. Схема дейет- вует следующим образом: до прихода сигнала Запуек на первом входе элемента И 71 действует уровень нуя, поэтому на выходе элемента И 71 будет также уровень нуля. На втором входе поетоянно приеутетвует еигнал е выхода формирователя 63. ,

Поеле появления уровня О на D- ходе триггера 70 первый фронт последовательно ети импульеов е инвере- ого выхода формирователя. 63 уета- овит не позже чем через 3,3 не уроень 1 на первом входе элемента 71. На втором входе элемента И 71 течение этого полупериода (5 не) поддерживается уровень нуля, т.е. лемент И 71 подготавливается к ра- боте как минимум за 1,7 не ( - jtt) до прихода положительного им- пульеа на второй вход. Этот импулье, который будет первьм импульеом пачки, и в ее оетальные пройдут на выход 10.. Пачка будет продолжаться до тех пор, пока сигнал Запуск не кончится и сигналы на выходах формирователя 63 не закроют элемент И 71.

Аналогично работает D-триггер 76 и элемент И 77.

Из сказанного следует, что так как фронт импульса на С-входе триггера 69 появляется в пределах от 37,2 не до 50 НС после появления нулевого уровня сигнала на выходе триггера 68, а на С-входе триггера 75 фронт импульса может появляться в любой момент от О до 101 НС (момент появления уетанавливаетея окончательно при калибровке), то пачка е ti 10,1 не может появитьея в пределах от +(5p-t30(A )ис до -(51-tj ft) НС по отношению к пач- ке с ti 10 НС, что и является пределами калибровки.

Сигналом на входе 9 УД пачки можно смещать относительно друг друга шагами по 0,1 не во веем пределе калибровки. В режиме калибровки еигнал на входе 9 УД появляетея каждый раз перед формированием пачек для калибровки до тех пор, пока не уета- новитея такое соотношение между фронтами пачек, которое обеспечит появление импульсов , и -0 на выходных

5

0

разъемах одновременно при интервале времени Т 0.

Работа основных и дополнительных счетчиков 54 - 57 и ечетчика 53 оеу- 0 ществляетея еледующим образом (фиг,7).

В процессе работы устройства каждый счетчик должен отсчитать заданное количество импульсов е периодом t, (или tj). Это количеетво заранее записываетея в ечетчики по еигналу на входе 24 По е блока 15 управления (фиг.1). Данные, подлежащие записи в ечетчики, поетоянно хранятея в четырехразрядных регистрах 166-168 едви- га. Каждому разряду ечетчика еоответ- етвует евой регистр, и входы данных ечетчиков поетоянно подключены к выходам региетров. Данные в регистры 166-168 вводятея поеледовательно поразрядно. Портом ввода являетея регистр 168 етаршего разряда, а пер- вой вводитея цифра младщего разряда. Ввод данных в регистры 166-168 производится с помощью импульсов сдвига. Поекольку в качеетве разрядов ; ечетчика иепользуютея двоично-деея- тичные ечетчики в режиме еложения, то данные в них вводятея в коде, до-, .полненном до 9, а окончание работы счетчика происходит в состояние 999.9 , которое опознает специальная ехема. Так, еели трехразрядный ечетчик должен отечитать 125 периодов, то в него записываетея чие5

0

ло 874 (4 - в младший разряд) и начиная с него счетчик увеличивает . свое состояние до 999, по достижении которого он останавливается и формирует сигнал готовности.

На информационный вход 40 с коммутатора 32 (фиг,1) с ломощью имлуль- сов сдвига на входе 44 заносятся данные в регистры 166-168.

Импульс на входе 25 Со с блока 15 управления (фиг. 1) устанавливает триггер 177 управления в 1 (на его инверсном выходе О) и одновременно поступает на вход S, т.е., по- ка действует сигнал Со, десятичный счетчик 170 по управляющим входам S 85 находится в режиме записи. В те- чение действия Со на входы записи десятичных счетчиков 172 и 173 поступает импульс с входа 24 По непосредственно, а на С-вход счетчика 170 - через преобразователь 175 уровня и элемент ИЛИ 176. Этим импульсом данные из регистров 166-168 передаются в десятичные счетчики 170, 172, 173. По окончании импульса Со десятичный счетчик 170 переходит в.режим сложения.

Затем с синхронизатора 5 (фиг.1) на основной счетчик 54 поступает пачка с выхода 10 положительных импульсов. Десятичные счетчики 170, 172, 173 считают до . Элемент И-НЕ 178 опознает это состояние и меняет .логический уровень на D-входе тригге- ipa 177 управления ,с 1 на О. Следующий импульс пачки переводит основной счетчик 54 (фиг.1) в состояние

10-1, а триггер 177 управления - из 1 в О. Таким образом, одновременно десятичный счетчик 170 переходит в режим Хранения, так как на его вход S поступает единичный уровень с инверсного выхода триггера 177 и открывается элемент ИЛИ-НЕ 180 дополнительного счетчика 56 N нулевым уровнем с прямого выхода триггера 177.

Следующие импульсы пачки изменяют состояние дополнительного счетчика 56 Nf и не меняют состояние основного счетчика 54 N.

Работу формирователей 58-60 рассмотрим на примере формирователя 5,9 (фиг.8).,

Основным элементом формирователя В8-60 является JK-триггер. Импульс на входе 25 Со устанавливает JK-триг0

5

0

гер 182 в нулевое состояние, а D- триггер 183 - в единичное. Нулевой уровень с инверсного выхода триггера 183 разрешает прохождение импульсов пачки через элемент ИЛИ 184 на вход синхронизации JK-триггера 182, которые подтверждают его нулевое состояние, пока на управляющих входах фор-, мирователя присутствуют единичные уровни с выходов основного и дополнительного счетчиков 54 и 56. После появления нулевого уровня на первый управляющий вход очередным импульсом пачки с выхода 10 JK-триггер 182 переключится в единичное состояние. На выходе элемента ИЛИ-НЕ 185 формируется фронт выходного импульса Р . Через время , появится нулевой уровень на втором управляющем входе, т.е. на входе К JK-триггера 182 и D-входе D-триггера 183. JK- триггер 182 переключится в нулевое состояние и сформирует срез импуль5 са на выходе формирователя 59 D , одновременно D-триггер 183 переключится также в нулевое состояние и единичным уровнем с инверсного выхода закроется элемент ИЛИ 184. Сле0 дующие импульсы пачки с выхода 10 не пройдут на вход синхронизации JK-триггера 182 и не изменяет его состояния.

Элемент ИЛИ-НЕ 185 на выходе формирователя 59 при единичном уровне сигнала на входе 26 БВИ с блока 15 управления запрещает прохождение импульсов на выход:синтезатора в режиме калибровки. После окончания калибровки сигнал на входе 26 БВИ принимает нулевое значение и выходные импульсы проходят через элемент ИЛИ-НЕ 185.

Для обеспечения работы устройства в периодическом .режиме необходимо определять окончание синтеза импульсов Эту задачу выполняет форми- 61 сигнала конец цикла (фиг.8). Импульс на входе 25 Со с блока 15 управления перед началом цикла работы устройства устанавливает триггеры 186 и 187 в единичное состояние. На входы D обоих триггеров подаются нулевые уровни. Триггеры 186 и 187 могут переключаться в нулевое состояние только срезом им пульсов на входах формирователя 61. Нулевой перепад на выходе элемента ИЛИ 188 может появиться только после окончания этих импульсов (независимо

5

0

5

v и с/2

ровате ЛЬ

0

от порядка их следования). Сигнал на выходе элемента ИЛИ 188 поступает в блок 15 управления.

Блок 47 вычисленил работает следующим образом (фиг, 6).

Значения N, Nj, N вычисляются с помощью алгоритмов сложения, вычитания и деления чисел в двоично- десятичном коде.

Алгоритм вычисления состоит из следующих этапов:

арифметическое деление значения Т на tj;

входах В сумматоров 139-142, а коммутаторы 131-134 переходят в режим вычитания двоично-десятичных чисел сигналом на выходе рмирователя 156, Комбинационная схема, состоящая из сумматоров 139-142, корректоров 143- 146 кода, производит вычитание делителя из т-разрядного делимого. Ре- 10 зультат вычитания через коммутаторы 131-134 устанавливается на входах каждого разряда регистров 135-138. Сигнал на выходе формирователя 151, соответствукмций уровню 1, опреде- выделение целой части (Q) и остат- 15 ляет значение остатка больщего делика от деления (а);

получения значения N,a+b (К+1);

получения значения N Qi-a+bK;

получения значения ,. I В синтезаторе интервалов времени значения программируемых параметров могут быть выбраны в пределах Т 0...999 999 999 999,9 не, -Ссх 10...990 НС, J, , f 10...9 999 999 990 НС.

Периоды сигналов заполнения составляют ,0 НС, ,1 НС, коэффициент преобразования , а Ь 1.

С учетом этих значений можно конкретизировать значения N a+101jN Q+a+100 Q+N -1. Арифметическое деление осуществляется методом деления двоично-десятичных чисел с восстановлением остатка, основанном на последовательном вычитании делителя из делимого и остатка от деления до получения остатка меньшего делителя.

Если производится деление 1-разрядного двоично-десятичного числа на т-разрядное, то в результате количество разрядов частного будет соответствовать значению (l-m+1). Поскольку в устройстве 1 и m фиксированы и равны соответственно 13 и 3, то в алгоритме деления исключается определение длины разрядов частного.

Арифметическое деление начинается с поразрядного (начиная со старшего) внесения через коммутаторы 131- 134, находящиеся в состоянии записи, значений делимого, в регистры 135- 138 m разрядов делимого из блотса 52 (фиг.1) по информационному входу 48. По окончании m тактов сигналом на выходе формирователя 151 (лог. 1) формируется дополнение делителя на

20

теля, а уровень О - меньшего дели- теля что определяет соответственно либо дополнение, либо истинное значение делителя. Количество тактов, поступающих на счетчик 154, при которых сигналы на выходах элемента И 152 и формирователя 151 соответствует уровню 1, определяет значащзло цифру разряда частного, заносимую в 25 ОЗУ 155 сигналом на выходе формирователя 151 лог. О), I При получении сигнала на выходе :корректора 146 кода, соответствунще- то уровню О, осуществляется восста- 30 новление остатка и сдвиг значений в блоке регистров 135-138 с внесением в него (1+1) разряда делимого, определяемого содержимым ОЗУ делимого в блоке 52 ввода данных (фиг. 1) по адресу, устанавливаемому счетчиком 161. Таким образом, происходит переход к вычислению следующей значащей цифры частного, для которой процесс повторяется.

Процесс деления заканчивается получением (l-m+1) разряда частного. Истинные значения N, N,, N, получаются с помощью переключателя 162 и блоков 153, 164 сложения поразрядным сложением с помощью импульсов сдвига, формируемых дешифратором 158 и формирователем 1,65. Импульсы 1 и t кратны значению t , поэтому значения N -j и N j получаются простым отбрасьшани- ец младшего разряда, возникающая при этом погрешность до длительности оговаривается в технической документации..

35

40

45

50

55

Формулаизобретения

входах В сумматоров 139-142, а коммутаторы 131-134 переходят в режим вычитания двоично-десятичных чисел сигналом на выходе рмирователя 156, Комбинационная схема, состоящая из сумматоров 139-142, корректоров 143- 146 кода, производит вычитание делителя из т-разрядного делимого. Ре- зультат вычитания через коммутаторы 131-134 устанавливается на входах каждого разряда регистров 135-138. Сигнал на выходе формирователя 151, соответствукмций уровню 1, опреде- 5 ляет значение остатка больщего дели0

теля, а уровень О - меньшего дели- теля что определяет соответственно либо дополнение, либо истинное значение делителя. Количество тактов, поступающих на счетчик 154, при которых сигналы на выходах элемента И 152 и формирователя 151 соответствует уровню 1, определяет значащзло цифру разряда частного, заносимую в 5 ОЗУ 155 сигналом на выходе формирователя 151 лог. О), I При получении сигнала на выходе :корректора 146 кода, соответствунще- то уровню О, осуществляется восста- 0 новление остатка и сдвиг значений в блоке регистров 135-138 с внесением в него (1+1) разряда делимого, определяемого содержимым ОЗУ делимого в блоке 52 ввода данных (фиг. 1) по адресу, устанавливаемому счетчиком 161. Таким образом, происходит переход к вычислению следующей значащей цифры частного, для которой процесс повторяется.

Процесс деления заканчивается получением (l-m+1) разряда частного. Истинные значения N, N,, N, получаются с помощью переключателя 162 и блоков 153, 164 сложения поразрядным сложением с помощью импульсов сдвига, формируемых дешифратором 158 и формирователем 1,65. Импульсы 1 и t кратны значению t , поэтому значения N -j и N j получаются простым отбрасьшани- ец младшего разряда, возникающая при этом погрешность до длительности оговаривается в технической документации..

5

0

5

0

Формулаизобретения

умножителя частоты, второй умножитель частоты, блок управления, первый, второй основные счетчики, первый, второй формирователи выходных импульсов, при этом первые управляю- |Щие выходы первого, второго основных счетчиков соединены с первыми управляющими входами соответствующих Iпервого, второго формирователей вы- :Ходных импульсов, отличаю- Щ и и с я тем, что, с целью повы- |шения точности формирования интерва- |ла и расширения функциональных воз- |можностей, в него введены преобразо- |ватель частоты, первый, второй до- :Полнительные счетчики, формирователь :сигнала окончания цикла, детектор Совпадения, синхронизатор, коммута- |тор, блок вычисления, счетчик с |предварительной установкой и опоз- |наванием .заданного состояния, третий |формирователь выходных импульсов и |блок ввода данных, первая, вторая |шины данных которого соединены с со- тветствующими информационными вхо- ами блока вычисления, первая, вторая адресные шины которого соедине- Иы с соответствукяцими адресными вхо- |дами блока ввода данных, третья,чет- ерта.я шины данных которого соединены соответственно с первым, вторым информационными входами коммутатора, : третьего по пятьй информационные зходы и вход синхронизации ко.торого роединены соответственно с первой по {третью шинами данных и шиной синхро- Йиэации блока вычисления, первый вы- первого ножителя частоты соеди- йен с первым входом синхронизатора, а второй выход - с входом преобразователя часто ты, выход которого соединен с входом второго умножителя час- toTbi, выход которого соединен с вторым входом синхронизатора, первый вы- Код которого соединен с тактовыми входами счетчика с предварительной установкой и опознаванием заданного Состояния, первого основного и пер- його дополнительного счетчиков, первого и третьего формирователей выход- Иых импульсов, второй выход синхронизатора соединен с тактовыми входами второго основного и второго дополни- teльнoгo счетчиков, второго формиро- йателя выходных импульсов, выходы Первого, второго дополнительных счет- чиков соединены с вторыми управляющими входами первого, второго форми

5

0

5

0

5

0

5

0

5

рователей выходных импульсов, первый управляющий выход первого основного счетчика соединен с первым управляющим входом третьего формирователя выходных импульсов, второй управляющий вход которого соединен с выходом счетчика, с предварительной установкой и опознаванием заданного состояния, вторые управляющие выходы первого и второго основньк счетчиков соединены с соответствующими вторыми управляющими входами первого, второго дополнительных счетчиков, входы Пере- дись,Сброс, информационные входы первьк, вторых основных и дополнительных счетчиков и счетчика с предварительной установкой и опознаванием заданного состояния соединены с соответствующими первым и вторым выходами блока управления и с соответствующими информационными выходами коммутатора,входы синхронизации счетчика с предварительной установкой и опознаванием заданного состояния и первого основного счетчика, вход синхронизации второго основного счетчика, входы синхронизации первого, второго дополнительных счетчиков соединены с соответствующими выходами синхронизации коммутатора, вход Блокировка выходньк импульсов первого, второго, третьего формирователей выходных импульсов соединены с третьим выходом блока управления, вторые, третьи выходы первого, второго формирователей- выходных импульсов соединены соответственно с входами формирователя сигнала окончания цикла и детектора совпадения, выходы которых соединены соответственно с первым, вторым входами блока управления, с третьего по десятый входы которого соединены соответственно с первого по третий управляющими выходами синхронизатора, первым, вторым управляющими выходами коммутатора, с первого по третий управляющими выходами блока ввода данных, первый управляющий выход которого соединен с пер-: вым управляющим входом коммутатора, одиннадцатый вход блок управления соединен с управляющим выходом блока вычисления, управляющий вход которого соединен с четвертым выходом блока управления, с пятого по десятый выходы которого соединены соответственно с второго по пятый управляющими входами коммутатора и с первым.

вторым управляющими входами синхронизатора, входы Сброс первого,второго, третьего формирователей выходных импульсов соединены с вторым выходом блока управления.

5

0

5

0

5

0

5

0

5

и инверсный выходы пятого D-триггера соединены соответственно с первыми входами пятых элементов И и И-НЕ,выход пятого элемента И-НЕ соединен с первым входом шестого элемента И, с вторым входом второго элемента И-НЕ и с С-входом шестого D-триггера, прямой выход которого соединен с первым входом четвертого элемента И-НЕ, второй вход которого соединен с инверсным выходом седьмого D-триггера и с вторым входом третьего элемента И-НЕ, третий вход которого соединен через третий преобразователь уровня с первым входом блока управления и через инвертор соединен с третьим входом четвертого элемента И-НЕ, чет- вертьй вход третьего элемента И-НЕ соединен с выходом, пятого элемента И, второй вход которого соединен с седьмым входом блока управления и с пер- . вым входом седьмого элемента И, выход ; которого соединен с С-входом седьмого D-триггера, R-вход RS-триггера соединен с одиннадцатым входом блока управления и вторым входом седьмого элемента И, а.S-вход RS-триггера соединен с S-входами шестого, седьмого D-триггеров и с выходом третьего элемента И, D-вход седьмого D-триггера соединен с общей шиной, а D-вход шестого D-триггера соединен с выходом первого элемента И-НЕ, причем С-вход пятого D-триггера через четвертый преобразователь уровня соединен с третьим входом блока управления, ин- вертиров.анный четвертый вход которого соединен с вторым входом пятого элемента И-НЕ, второй вход шестого элемента И соединен с шестым входом блока управления, при. этом выход шестого элемента И, выход пятого элемента И, прямой выход RS-триггера через пятый преобразователь уровня, выход генератора одиночных импульсов, инвертированный четвертой вход блока управления через шестой преобразователь уровня, третий вход блока управления через четвертый преобразова.- тель уровня, выход четвертого элемента И, инверсный выход второго D-триг- гер а, выход третьего элемента И-НЕ . через седьмой преобразователь уровня, прямой выход четвертого D-триггера через восьмой преобразователь уровня являются соответственно с первого по десятый выходами блока управления .

3, Синтезатор по п. 1, о т л и чающийся тем, что синхрониза тор содержит первый формирователь импульсов, первьй делитель частоты, пе- реключатель коэффициента деления, пять D-триггеров, два элемента И, элемент ИЛИ-НЕ, элемент ИЛИ и последовательно соединенные второй формирователь импульсов, второй, третий и четвертый делители частоты, при этом выход третьего делителя частоты соединен с первым входом элемента ИЛИ- НЕ, выход которого соединен с первым входом элемента ИЛИ, второй вход Которого соединен с первым выходом четвертого делителя частоты, информационный вькод которого соединен с третьим входом элемента ИЛИ, выход которого соединен с вторым входом второго делителя частоты, инверсный выход четвертого делителя частоты соединен с С-входом первого D-триг- гера, S-вход и D-вход которого соединены с первым управляющим входом синхронизатора, прямой выход первого D-триггера соединен с D-входами второго и третьего D-триггеров, С-вход второго D-триггера соединен с инверсным выходом второго делителя частоты прямой вькод второго D-триггера соединен с D-входом четвертого.. О-триг- гера, С-вход которого соединен с инверсным выходом второго формирователя импульсов, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с инверсным выходом четвертого D-трйггера, второй вход элемента ИЛИ- НЕ соединен с вторым управляющим входом синхронизатора и соединен с первым входом переключателя коэффициен- та деления, второй вход которого соединен с выходом первого делителя частоты, а - с первьм входом первого делителя частоты, второй вход которого соединен с первым входом второго элемента И и с прямым выходом первого формирователя импульсов, инверсный выход которого соединен с С-входом пятого D-триггера, инверсный выход которого соединен с вторым входом второго элемента И, выход которого является вторым выходом синхронизатора, выход первого делителя частоты соединен с С-входом третьего р-триггера, прямдй выход которого соединен с D-входом пятого D-триггера, причем первый, второй прямые вы10

15

20

25

30

35

40

45

50

55

ходы и инверсный выход четвертого делителя частоты являются соответственно первым, вторым, третьим управляющими выходами синхронизатора, а выход первого элемента И является первым выходом синхронизатора.

со счетным входом первого счетчика, выход переноса которого соединен со счетным входом второго счетчика, пер- вьш и второй информационные выходы которого соединены соответственно с

товый вход i-ro (i 3,..., n) - с выходом переноса (i-l)-ro десятичного счетчика, выход старшего разря- да первого десятичного счетчика и выходы младшего и старшего разрядов остальных десятичных счетчиков соединены с соответствукщими входами элемента И-НЕ, выход которого соеди д нен с D-входом D-триггера, инверсный выход которого соединен с первым управляющим входом первого десятичного счетчика, вход данных каждого десятичного счетчика соединен с ходом соответствующего регистра сдвига, тактовый вход каждого регистра сдвига соединен с входом синхронизации основного счетчика, информационным входом которого, а .также такто2Q вым входом, входом Перепись и входом Сброс являются соответственно информационный вход п-го регистра . сдвига, первый вход элемента. ИЛИ, вход переписи i всех десятичных счет25 чиков, Kporie первого, и второй управляющий вход первого десятичного счетчика, а первым, вторым управляю- щими выходами основного счетчика яв ляются соответственно выход элемен- 2Q та И-НЕ и прямой выход D-триггера,

причем второй вход элемента ИЛИ соединен с инвертированным входом Перепись , а S-вход D-триггера соединен с инвертированным входом Сброс основного счетчика,

55 формирователя сдвига делимого, с вторым входом первого элемента И и с первым информационным входом блока .: вычитания, второй информационный вход

40

45

которого является первым информационным входом блока вычисления, выход первого элемента И соединен через

-элемент задержки с тактовым входом первого счетчика, выход которого соединен с первым информационным входом оперативного запоминающего устройст.ва, вход синхронизации которого соединен с управляющим входом блока вы- читания, а выход оперативного запоминающего устройства соединен с вторым входом первого блока сложения, выход которого является -третьей шиной данных блока вычисления, причем, пер

вый5 второй, третий выходы блока вычитания соединены с соответствующими входами переключателяS выход кото ; рого соединен с первым и вторым вхо- i дами первого и второго блоков сложе- 1ния соответственно и является второй I шиной данных блока вычисления, второ I информационный вход которого соеди- j нен с nepBbJM входом второго блока I сложения, выход которого является : первой щиной данных блока вычисле- i ния, при этом второй выход формиро- вателя тактового сигнала соединен с первым входом второго элемента И и I входом сложения второго счетчика, вход вычитания которого и вход вычи- j тания третьего счетчика соединены с выходом первого элемента И, выход I второго счетчика соединен с вторым I информационным входом оперативного I запоминающего устройства, с входом дешифратора и является второй адрес- ной шиной блока вычисле«ия, выход дешифратора соединен с управлянядим входом переключателя и управляющим входом формирователя импульсов сдвига, тактовьш вход которого соединен с вторым выходом формирователя тактового сигнала, а выход формировател импульсов сдвига является шиной синхронизации блока вычисления, причем, выход формирователя сдвига делимого соединен с вторым входом второго элемента И, выход которого соединен с

5

0

5

0

5

0

5

входом сложения третьего с четчика, выход которого является первой адресной шиной блока вычисления.

Hr tf

/tfcx-tf

()tt

ffti

8

Л

ff

i-

IL

Tex fffx t

Ct .

ff -f

y/

Cfit tt

лг

/A

//«/ягЛммкО

/M

АмгДГ/

ниЛ

„W Однохр - rvfiuoffuv m СБР-НУ - ftl/cx

3A( f

8(ЩУ1 о Л/b ъ зе зе ТТЛ ггл

ty 23 за -ij -T ji u s

t.S

Б/fOK вычитания

I

I

«a

:I

gg i epMitpoteinfjt епитмг tf

Составитель Ю.Сибиряк Редактор М.Циткина Техред М.Дидык Корректор д.Обручар

Заказ 3192/43

Тираж 373

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное