Устройство для приема четверично-кодированных сигналов Советский патент 1993 года по МПК H04B3/06 

Изобретение относится к электросвязи и может быть использоваться для приема сигналов сложной структуры.

Цель изобретения - повышение помехоустойчивости за счет улучшения корреляционных свойств принимаемых сигналов.

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство содержит блоки задержки 1}-1м, управляемые инверторы 2i-2N, N- разрядный параллельный регистр 3, вычита- теяи 4i-4N, дополнительный вычитатель 4м 1, сумматоры , первый, второй, третий, четвертый дополнительные сумматора SN-SN + з, второй, первый полосовые фильтры 6i-6w, первый четвертый второй, пятый, третий и шестой смесители 7i-7e. управляемый генератор 8, первый, второй фазовращатели 9i-92, первый, второй ограничители 101-102, первый, второй детекторы Ill-Иг, первый-восьмой фильтры

нижних частот (ФНЧ) 12i-12e, пороговый блок 13.

Устройство работает следующим образом.

В исходном состоянии на информационные входы регистра 3 подается управляющий сигнал в виде двоичного номера четверично- кодированных сигналов (ЧКС), Однако на входных разрядах регистра 3 номер ЧКС появится лишь после поступления на тактовый вход регистра импульса запуска длительностью г«: г0 .В зависимости от состоянии п-го разряда регистра 3 управляемый инвертор 2П является или повторителем напряжения, когда на управляющем входе логический О, или инвертор, когда на входе логическая 1. Элемент задержки 1 п обеспечивает задержку сигнала на время t3 , где Т0 - длительность одного импульса. На вход устройства поступает ЧКС следующего вида:

(Л

С

00

00

о чэ со

U(t) U i(t) + U2(t) Y Uo (t - (k -1) r0)cos

k I

M

(ft it + p k) + X U°W - (k 1) r°)cos (° 2t + (г D.

где k jr di(k); di(k)-дополнительная последовательность импульсов, номер которой установлен на входе регистра 3;

2 k - 1

-г;- - обозначение операции округления до ближайшего целого числа, не превышающего

2k -1

М

1 :

Uo(t) - элементарный импульс, равный 1 при 0 t Г0 и равный О в остальных случаях.

На входах полосовых фильтров 6i и 62, настроенных на частоты а и соответственно, в соответствии со свойствами дополнительных последовательностей будут наблюдаться сигналы вида:

м - 1 Uei(t) Ј Ai(t) Uo(t - (k -1) г0) cos( ft) it +

i 1

+ V i) + AM(t) Uo {t - (M -1) r0) cos( w + V м);

м - 1

U62(t) S AiW Uo{t - 1) To ) COS( +

I 1

+ ) + Ам(т) Uo (t - (M - 1) To) COS( ftЈt + V M)где fy Ол - фазы всплесков корреляционной функции дополнительных последовательностей;

A(t) - огибающие всплесков корреляционной функции дополнительных последовательностей,

Управляемый генератор 8 генерирует

сигнал U(t) cos(

подается на вторые входы всех смесителей. Если сдвиг фаз сигналов, поступающих на входы смесителей 7i и 72, относительно колебаний управляемого генератора 8 будет отличен от я/А, то на выходе SN + 1 сумматора не произойдет компенсации боковых всплесков автокорреляционной функции (АФК) и не будет теоретически возможного максимального значения основного всплеска АКФ. Если же сдвиг фаз сигналов будет jr/4, то на выходе сумматора 5ы + t будет сигнал. Для этого система подстройки фазы управляемого генератора 8 формирует управляющее напряжение, поступающее на его вход с выхода вычитателя 4м -и, причем это напряжение равно нулю, когда сдвиг фаз сигналов равен N я/4 при N 1,3,.... и

) t г, который

0

5

0

5

0

5

0

5

0

5

максимальным по модулю при сдвиге фаз сигналов, равном N л/2 при N 0, 1, 2,.... В смесителях 7з и 4 происходит перенос сигналов на промежуточную частоту (ПЧ) без дополнительного сдвига фазы (во второй ветви системы подстройки фазы управляемого генератора 8 происходит перенос сигналов на ПЧ со сдвигом фаз на я/2 за счет фазовращателя 92). Для выделения сигналов с ПЧ использованы ФНЧ 12i, 122, 12з, 124. 12е, 12т. Для устранения бросков напряжения и для выравнивания всплесков АКФ принимаемых сигналов к выходам сумматоров 5ы + 2 и 5N + з подключены ограничители 10i и 102, далее сигналы поступают на декодеры, представляющие собой двухполупе- риодные схемы выпрямления, нагрузкой которых служат ФНЧ 12s и 12в, время интегрирования этих цепей для рассматриваемого варианта равно 0,75г0 при заряде и 3,75г0 при разряде, что сделано для улучшения сглаживания перепадов напряжения. С выходов ФНЧ 12s и 12в выпрямленное напряжение подается на вы- читатель 4м + выхода которого управляющее напряжение подается на вход управляемого генератора 8. Таким образом, предложенное устройство позволяет компенсировать боковые всплески АКФ принимаемых сигналов и тем самым повысить помехоустойчивость приема информации. Формула изобретения Устройство для приема четверично-ко- дированных сигналов, содержащее N блоков задержки, N управляемых инверторов, N вычитателей, N-1 сумматоров и пороговый блок, причем вход первого блока задержки соединен с информационным входом первого управляемого инвертора и является информационным входом устройства, выход 1-го (I 1 ... N - 1) блока задержки соединен с первыми входами 1-го вычитате ля и 1-го сумматора, выход которого соединен с информационным входом (I + 1)-го управляемого инвертора, выход 1-го управляемого инаертора соединен с вторыми входами i-ro вычитателя, выход которого соединен с входом (J + 1)-го блока задержки, выход порогового блока является выходом устройства, отличающееся тем, что, с целью повышения помехоустойчивости за счет улучшения корреляционных свойств принимаемых сигналов, введены четыре дополнительных сумматора, два полосовых фильтра, шесть смесителей, восемь фильтров нижних частот, дополнительный вычитатель, два детектора, два ограничителя, управляемый генератор, два фазовращателя и N-рззрядный параллельный регистр,

причем выход N-ro блока задержки соединен с первыми входами N-вычитателя и первого дополнительного сумматора, выход которого соединен с входом первого полосового фильтра, а второй вход - с выходом N-ro управляемого инвертора, соединенным также с вторым входом N-ro вычитате- ля, выход которого соединен с входом второго полосового фильтра, выход которого соединен с первыми входами первого, второго и третьего смесителей, выход первого полосового фильтра соединен с первыми входами четвертого, пятого и шестого смесителей, выход первого и четвертого смесителей соответственно через первый и второй фильтры нижних частот соединены с входами второго дополнительного сумматора, выход которого соединен с входом порогового блока, выходы второго и пятого смесителей соответственно через третий и четвертый фильтры нижних частот соединены с входами третьего дополнительного сумматора, выход которого через последовательно соединенные первый ограничитель, первый детектор и пятый фильтр нижних частот соединен с первым входом

дополнительного вычитателя, выход которого соединен с входом управляемого генератора, выход третьего и шестого смесителей соответственно через шестой и седьмой фильтры нижних частот соединены с входами четвертого дополнительного сумматора, выход которого через последовательно соединенные второй ограничитель, второй детектор и восьмой фильтр нижних частот соединен с вторым входом дополнительного вычитателя, выход управляемого генератора соединен с вторыми входами второго и пятого смесителей и через первый фазовращатель с вторыми входами первого и четвертого смесителей и через первый фазовращатель, а также через второй фа- зов ра щатель с вторыми входами, третьего и шестого смесителей, выходы N-разрядного

параллельного регистра соединены с входами управления управляемых инверторов, тактовый вход N-разрядного параллельного регистра является входом записи начально- го состояния устройства, управляющими

входами которого являются входы N-разрядного параллельного регистра.

Изобретение относится к радиосвязи. Цель изобретения - повышение помехоустойчивости за счет улучшения корреляционных свойств принимаемых сигналов, Цель достигается введением четырех сумматоров, восьми фильтров нижних частот, шести смесителей, двух полосовых фильтров, дополнительного вычитателя, управляемого генератора, двух фазовращателей, двух ограничителей, двух декодеров, М-раз- рядного параллельного регистра, что позволило компенсиваровать боковые вплески корреляционных функций. 1 ил.