СПОСОБ ВОСПРОИЗВЕДЕНИЯ СИГНАЛОВ ЦИФРОВОЙ ИНФОРМАЦИИ С МАГНИТНОГО НОСИТЕЛЯ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ Советский патент 1996 года по МПК G11B5/02 G11B5/09 

Изобретение относится к области магнитной записи, а именно к способам и устройствам воспроизведения сигналов цифровой информации с магнитного носителя.

Цель изобретения повышение верности воспроизведения цифровой информации в зоне антиперекосного маркера.

На фиг. 1 и 2 приведены диаграммы, иллюстрирующие осуществление способа воспроизведения сигналов цифровой информации с магнитного носителя, реализованного в устройстве, функциональная схема которого приведена на фиг. 3.

Устройство для воспроизведения сигналов цифровой информации с магнитного носителя содержит последовательно соединенные первую головку 1 воспроизведения, первый усилитель 2, первый фильтр 3, первый формирователь 4 импульсов по нулю, первый блок 5 замещения сигналов, второй вход которого связан с выходом первого фильтра 3, и блок 6 детектирования, последовательно соединенные первый дифференцирующий элемент 7, первый триггер 8, первый элемент И 9 и первый элемент ИЛИ 10, второй элемент И 11, выход которого подключен к первым входам второго триггера 12 и третьего элемента И 13, второй дифференцирующий элемент 14, четвертый элемент И 15, формирователь 16 кодовых комбинаций, формирователь 17 импульсов, ждущий мультивибратор 18, первый счетчик 19, первую выходную шину 20 и четыре электрические цепи, каждая из которых содержит дополнительный элемент ИЛИ (21,22, 23 и 24), последовательно соединенные с его первым входом первый дополнительный элемент И (25, 26, 27 и 28) и сдвигающий регистр (29, 30, 31 и 32) и последовательно соединенные с вторым входом дополнительного элемента ИЛИ (21, 22, 23 и 24) второй дополнительный элемент И (33, 34, 35 и 36), первый дополнительный триггер (37, 38, 39 и 40), второй выход которого подключен к второму входу первого дополнительного элемента И (25, 26, 27 и 28) элемент (41, 42, 43 и 44) задержки, второй дополнительный триггер (45, 46, 47 и 48) и дешифратор (49, 50, 51 и 52), выход которого подключен также к второму входу первого дополнительного триггера (37, 38, 39 и 40), причем выходы всех дешифраторов 49, 50, 51 и 52 соединены с четырьмя входами формирователя 16 кодовых комбинаций, пятый вход которого связан с вторыми входами всех вторых дополнительных триггеров 45, 46, 47 и 48, а выход с вторыми входами всех вторых дополнительных элементов И 33, 34, 35 и 36 входы всех дешифраторов 49, 50, 51 и 52 соединены соответственно с четырьмя выходами первого счетчика 19, первый вход которого подключен к второй выходной шине 53, а второй вход- к третьей выходной шине 54, разрядным входам всех сдвигающих регистров 29, 30, 31 и 32 и через ждущий мультивибратор 18 к формирователю 17 импульсов, первый выход которого соединен с вторыми входами, всех вторых дополнительных триггеров 45, 46, 47 и 48, а второй выход с третьим входом всех первых дополнительных элементов И 25, 26, 27 и 28, причем вход сдвигающего регистра 29 первой из четырех электрических цепей подключен к четвертой выходной шине 55, и выходы дополнительных элементов ИЛИ 21, 22 и 23 первой, второй и третьей электрических цепей соединены соответственно с входами сдвигающих регистров 30,31 и 32 второй, третьей и четвертой электрических цепей, а выход дополнительного элемента ИЛИ 24 четвертой электрической цепи соединен с первой выходной шиной 20.

Устройство дополнительно содержит последовательно соединенные вторую головку 56, воспроизведения, второй усилитель 57, второй фильтр 58, второй формирователь 59 импульсов по нулю, второй блок 60 замещения сигналов, второй вход которого связан с выходом второго фильтра 58, умножитель 61 частоты, первый делитель 62 частоты, второй вход которого является вторым выходом второго блока 60 замещения сигналов, и пятый элемент И 63, второй вход и выход которого связаны соответственно с третьим выходом и третьим входом второго блока 60 замещения сигналов, включенные между выходом умножителя 61 частоты и третьим входом первого блока замещения сигналов последовательно соединенные второй делитель 64 частоты, второй вход которого подключен к второму выходу первого блока 5 замещения сигналов, и шестой элемент И 65, второй вход которого связан с третьим выходом первого блока 5 замещения сигналов, включенные между выходом умножителя 61 частоты и третьей выходной шиной 54 последовательно соединенные второй счетчик 66, первый вход которого связан с вторым входом блока 6 детектирования, третий триггер 67, первый вход которого объединен с вторым входом второго триггера 12, седьмой элемент И 68, выход которого подключен к второму входу третьего триггера 67, четвертый триггер 69, третий счетчик 70, второй вход которого связан через четвертый элемент И 15 с вторым выходом четвертого триггера 69, и второй элемент ИЛИ 71, первый вход которого объединен с второй выходной шиной 53 и вторым выходом четвертого триггера 69, включенный между выходом первого элемента И 9 и вторым входом третьего элемента И 13 пятый триггер 72, второй вход которого связан с первым входом третьего элемента И 13, включенные между первым выходом блока 6 детектирования и четвертой выходной шиной 55 последовательно соединенные третий элемент ИЛИ 73, второй вход которого объединен с выходом третьего элемента И 13 и входом второго дифференцирующего элемента 14, и первый регистр 74 сдвига, выход которого подключен к второму входу седьмого элемента И 68, включенные между первым выходом второго триггера 12 и вторым входом второго элемента ИЛИ 71 последовательно соединенные восьмой элемент И 75, второй вход которого связан с вторым выходом блока 6 детектирования и вторым входом второго счетчика 66 и второй регистр 76 сдвига, второй вход которого объединен с вторыми входами первого регистра 74 сдвига, четвертого элемента И 15 и выходом умножителя 61 частоты, причем второй выход второго триггера 12 подключен к первому входу второго элемента И 11, второй вход которого объединен с вторым входом первого триггера 8 и первым выходом первого блока 5 замещения сигналов, выход второго дифференцирующего элемента 14 связан с вторым входом первого элемента ИЛИ 10, выход которого является третьим входом блока 6 детектирования, третий выход которого подключен к входу первого дифференцирующего элемента и второму входу первого элемента И 9, четвертый выход второго блока 60 замещения сигналов связан с вторым входом умножителя 61 частоты.

В устройстве каждый из блоков 5 и 60 замещения сигналов состоит из элементов И 77-80, суммирующих триггеров 81 и 82, триггера 83 Шмидта выпрямителя 84, формирователя 85 импульсов и элемента ИЛИ 86. Второй вход блока (5 и 60) замещения сигналов совпадает с входом выпрямителя 84, выход которого подключен ко входам триггера 83 Шмидта и формирователя 85 импульсов. Выход формирователя 85 импульсов соединен с входами элементов И 77 и 78, другие входы которых подсоединены к выходам триггера 83 Шмидта, а выходы ко входам суммирующего триггера 81, первый выход которого подключен к первому входу суммирующего триггера 82, а второй выход к первому входу элемента И 79, второй вход которого совпадает с первым входом блока (5 и 60) замещения сигналов. Выход элемента И 79 соединен с вторым входом суммирующего триггера 82, первый выход которого является третьим выходом блока (5 и 60) замещения сигналов, а второй выход, совпадающий с четвертым выходом блока 60 замещения сигналов, первым входом элемента И 80, второй вход которого подключен к выходу формирователя 85 импульсов. Выход элемента И 80, совпадающий с вторым выходом блока (5 и 60) замещения сигналов подсоединен к первому входу элемента ИЛИ 86, второй вход которого является третьим входом блока (5 и 60) замещения сигналов, а выход первым выходом блока (5 и 60) замещения сигналов.

В устройстве блок 6 детектирования состоит из счетчика 87, счетного триггера 88 и элементов И 89 и 90. Первый вход блока 6 детектирования совпадает с первыми входами счетчика 87, элементов И 89 и 90 и счетного триггера 88, первый выход которого подключен через элемент И 89 к второму выходу блока детектирования. Второй вход блока 6 детектирования связан через счетчик 87 с третьим выходом блока детектирования, третий вход которого подключен через последовательно соединенные счетный триггер 88 и элемент И 90 к первому выходу блока 6 детектирования.

Устройство работает следующим образом.

Воспроизведенный головкой 56 сигнал опорного канала после усилителя 57 и фильтра 58 преобразуется формирователем 59 в последовательность ряда импульсов. На умножитель 61 частоты поступает сигнал (фиг. 2а) предварительно обработанный в блоке 60 замещения сигналов, в связи с этим в таком сигнале отсутствуют измерения из-за уменьшения амплитуды воспроизводимого сигнала. Достигается это тем, что сигнал с фильтра 58 проходит через выпрямитель 84 и далее получает формирование по экстремуму в формирователе 85 и обработку в триггере 83 Шмидта. В результате чего получается импульс, соответствующий режиму выпадений. Формирование начала и конца области выпадения осуществляется с помощью элементов И 77 и 78 и триггера 81. И уже в триггере 82 импульс, соответствующий режиму выпадения, преобразуется в импульс замещения. На выходы элемента ИЛИ 86 поступает импульсная последовательность опорного канала, инвариантная к выпадению воспроизводимых сигналов. Эта последовательность преобразуется умножителем 61 частоты в высокочастотную последовательность импульсов, несущую информацию о детонации носителя в лентопротяжном механизме.

Воспроизведенный магнитной головкой 1 сигнал информационного канала получает аналогичные преобразования в усилителе 2, фильтре 3, формирователе 4 и блоке 5 замещения сигналов, на выходе которого формируется импульсная последовательность, инвариантная к выпадению воспроизводимых сигналов (фиг.1, а). Эта импульсная последовательность преобразуется триггером 88 в потенциальную последовательность (фиг.1,б), которой на элементах И 89 и 90 выделяют из импульсной последовательности, инвариантной к выпадению воспроизводимых сигналов, синхронизирующую импульсную последовательность (фиг.1,в) и информационную импульсную последовательность (фиг.1,е). Счетчик 87 детектирует из импульсной последовательности, инвариантной к выпадению воспроизводимых сигналов, импульсную последовательность символов "О" (фиг.1,д). Триггером 8 (фиг. 1,е) подсчитывается число импульсов последовательности, инвариантной к выпадению воспроизводимых сигналов, и при нечетном их числе на выход элемента И 9 поступает импульс установки (фиг.1,ж), который через элемент ИЛИ 125 (фиг.1,з) фазирует триггер 88 при сбое в синхронизации или в начале процесса воспроизведения. Счетчик 68 анализирует интервалы синхронизирующей импульсной последовательности и формирует последовательность антиперекосных маркерных импульсов (фиг.1,и), которые триггер 12 преобразует в начало первых стробирующих импульсов (фиг.1,к), последние выделяют на выходе элемента И 11 первую вспомогательную последовательность (фиг.1,л), задний фронт импульсов который совпадает с задним фронтом первых стробирующих импульсов. Триггер 72 из импульсов установки и первой вспомогательной последовательности формирует последовательность четвертых стробирующих импульсов (фиг.1,м), с помощью которой устройство синхронизируется по достоверному воспроизведению сигналов цифровой информации и выделению антиперекосных маркерных импульсов при сбое.

Конъюнкцией последовательности четвертых стробирующих импульсов первой вспомогательной последовательности на элементе И 14 получают импульсы (фиг. 1,н), no заднему фронту которых дифференцирующий элемент 14 формирует вторую вспомогательную последовательность (фиг.1,о). Результат конъюнкций (фиг.1,п) элементом И 73 синхронизирующей импульсной последовательности с последовательностью первых стробирующих импульсов задерживают регистром 74 на один такт (фиг. 1,п). Результат дизъюнкции (фиг.1,р) элементом ИЛИ 75 информационной импульсной последовательности с первой вспомогательной последовательностью задерживают регистром 76 на один такт и получают последовательность импульсов информации (фиг.1,с). Триггер 67 формирует последовательность вторых стробирующих импульсов (фиг.1,т), которыми элемент И 68 выделяет первые импульсы (фиг. 1,у), по которым триггер 69 начинает формировать третьи стробирующие импульсы (фиг.1,ф). На счетчике 70 выделяются маркерные импульсы (фиг.1,х), которые поступают на элемент ИЛИ 71, на выходе которого получается последовательность синхроимпульсов (фиг.1,ч).

Далее с помощью счетчика 19 на 4n импульсов дешифрируют на дешифраторах 49, 50, 5) и 52 импульсы, соответствующие числам n, 2n, Зn, 4n в зависимости от количества синхроимпульсов между маркерными импульсами. Например, количество синхроимпульсов равно Зn (фиг.2,б). тогда дешифрированный импульс поступает одновременно на триггеры 47 и 39, на другие входы которых поступает соответственно задержанная на элементах 18 и 19 на 1/2 периода последовательность синхроимпульсов (фиг.2,в) и импульс сброса (фиг.2,г) выработанный с помощью импульса триггера 47 (фиг.2,д) и элемента 43 задержки. На выходах триггера 39 вырабатывается разрешающий (фиг.2,е) и запрещающий (фиг.2,ж) импульсы, поступающие соответственно на входы элементов И З5 и 27 последний запрещает прохождение на элемент ИЛИ 23 информационных символов, задержанных на первом, втором и третьем сдвигающих регистрах 29, 30 и 31 на 3n+l тактов импульсов синхронизации. Одновременно дешифрированный импульс поступает на третий вход формирователя 16 кодовых комбинаций двух информационных символов, соответствующих, например, комбинации "10" (фиг.2,з). Сформированная последовательность поступает через элемент И 35 на элемент ИЛИ 23, где суммируется с задержанной на 3n+l тактов последовательностью информационных символов, из которой с помощью элемента И 27 исключены два информационных символа, соответствующие символам до и после антиперекосного маркера. На воздухе сдвигающего регистра 32 поступает суммарная информационная последовательность, которая в нем задерживается на n тактов, и для приведенного случая 3n транзитом через элементы И 28 и ИЛИ 24 поступает на выходную шину 20. В случае количества импульсов синхронизации равного 4n в последовательной цепи используются элементы 28, 24, 52, 40, 48 и 44 (фиг. 2,и,к,л), при этом замещается соответствующая комбинация информационных символов, например "11".

Таким образом, данное устройство полностью осуществляет все операции предложенного способа. Причем при детектировании сигналов цифровой информации используется окно детектирования ±0,5 Т по всей длине носителя, в отличие от прототипа, в котором окно детектирования в зоне антиперекосного маркера составляет ±0,25 Т. За счет этого предлагаемое решение обладает большей достоверностью воспроизведения цифровой информации. Кроме того, последовательность синхроимпульсов является равномерной, что облегчает обработку результата воспроизведения.

Практическое использование изобретения наиболее целесообразно в системах воспроизведения цифровой информации, зарегистрированной автономными аппаратами записи, работающими в условиях воздействия большого количества дестабилизирующих факторов. ЫЫЫ2

Использование: в области магнитной записи, а именно в способах и устройствах воспроизведения сигналов цифровой информации с магнитного носителя. Сущность изобретения: для повышения верности воспроизведения цифровой информации в зоне антиперекосного маркера а способе воспроизведения сигналов цифровой информации с магнитного носителя, разделяют импульсы символов "О" и антиперекосных маркеров, анализируя на четность количество импульсов последовательности, инвариантной к выпадению воспроизводимых сигналов, между импульсами символов "О", в случае выделения антиперекосного маркерного импульса формируют стробирующую последовательность, по которой корректируют процесс детектирования сигналов цифровой информации в зоне антиперекосного маркера. С этой же целью в устройство, реализующее данный способ, дополнительно введены головка 56 воспроизведения, усилитель 57, фильтр 58, формирователь 59 импульсов по нулю, блок 60 замещения сигналов, умножитель 61 частоты, два делителя 62 и 64 частоты, четыре элемента И 63, 65, 68 и 75, два счетчика 66 и 70, три триггера 67, 69 и 72, два элемента ИЛИ 71 и 73 и два регистра 74 и 76 сдвига с их функциональными связями. Благодаря этому предлагаемое устройство обладает повышенной достоверностью воспроизведения сигналов цифровой информации за счет увеличения окна детектирования в зоне антиперекосного маркера с 1<$E+->0,25 Т до 0,5 Т. Кроме того, устройство восстанавливает равномерную последовательность синхроимпульсов, что облегчает последующую обработку цифровой информации. 2 с. п. ф-лы, 3 ил.

1. Способ воспроизведения сигналов цифровой информации с магнитного носителя, при котором формируют импульсную последовательность, инвариантную к выпадению воспроизводимых сигналов, синхронизирующую импульсную последовательность, последовательность антиперекосных маркерных импульсов, импульсную последовательность символов "0", последовательности первых, вторых, третьих и четвертых стробирующих импульсов, информационную импульсную последовательность, осуществляют задерживание последовательности импульсов информации в зависимости от периода антиперекосных маркерных импульсов на один из интервалов в n+1, 2n+1, 3n+1, 4n+1 такта, где n минимальное количество тактов, замещают в задержанной последовательности импульсов информации два двоичных символа до и после антиперекосного маркера на соответствующие данному интервалу значения, формируют первую и вторую вспомогательные последовательности, отличающийся тем, что, с целью повышения верности воспроизведения информации, в зоне антиперекосного маркера после формирования подсчитывают М количество импульсов последовательности, инвариантной к выпадению воспроизводимых сигналов, между импульсами символов "0" при М 2K+1, где К любое целое число, выделяют из импульсной последовательности символов "0" импульс установки, из которого формируют отрицательный фронт четвертого стробирующего импульса, передний фронт при формировании первой вспомогательной последовательности осуществляют путем конъюнкции последовательности первых стробирующих импульсов с импульсной последовательностью, инвариантной к выпадению воспроизводимых сигналов, а задний фронт по совпадению задних фронтов первых и четвертых стробирующих импульсов, вторую вспомогательную последовательность формируют по заднему фронту результата суммирования последовательности четвертых стробирующих импульсов и первой вспомогательной последовательности, последовательность импульсов информации получают задержкой на один такт результата дизъюнкции информационной импульсной последовательности с первой вспомогательной последовательностью, передний фронт антиперекосных маркерных импульсов преобразуют в передний фронт вторых стробирующих импульсов, которыми выделяют из задержанной информационной импульсной последовательности первые импульсы, задние фронты которых совпадают с задними фронтами вторых стробирующих импульссов, задерживают выделенные первые импульсы задержанной информационной импульсной последовательности на половину такта и формируют маркерную последовательность, задерживают на один такт результат конъюнкции синхронизирующей импульсной последовательности с последовательностью первых стробирующих импульсов, который затем суммируют с маркерной последовательностью и получают последовательность синхроимпульсов. 2. Устройство для воспроизведения сигналов цифровой информации с магнитного носителя, содержащее последовательно соединенные первую головку воспроизведения, первый усилитель, первый фильтр, первый формирователь импульсов по нулю, первый блок замещения сигналов, второй вход которого связан с выходом первого фильтра, и блок детектирования, последовательно соединенные первый дифференцирующий элемент, первый триггер, первый элемент И и первый элемент ИЛИ, второй элемент И, выход которого подключен к первым входам второго триггера и третьего элемента И, второй дифференцирующий элемент, четвертый элемент И, формирователь кодовых комбинаций, формирователь импульсов, ждущий мультивибратор, первый счетчик, первую выходную шину и четыре электрические цепи, каждая из которых содержит дополнительный элемент ИЛИ, последовательно соединенные с его первым входом первый дополнительный элемент И и сдвигающий регистр, и последовательно соединенные с вторым входом дополнительного элемента ИЛИ второй дополнительный элемент И, первый дополнительный триггер, второй выход которого подключен к второму входу первого дополнительного элемента И, элемент задержки, второй дополнительный триггер и дешифратор, выход которого подключен также к второму входу первого дополнительного триггера, причем выходы всех дешифраторов соединены соответственно с четырьмя входами формирователя кодовых комбинаций, пятый вход которого связан с вторыми входами всех вторых дополнительных триггеров, а выход с вторыми входами всех вторых дополнительных элементов И, входы всех дешифраторов соединены соответственно с четырьмя выходами первого счетчика, первый вход которого подключен к второй выходной шине, а второй вход к третьей выходной шине, разрядным входам всех сдвигающих регистров и через ждущий мультивибратор к формирователю импульсов, первый выход которого соединен с вторыми входами всех вторых дополнительных триггеров, а второй выход с третьим входом всех первых дополнительных элементов И, причем вход сдвигающего регистра первой из четырех электрических цепей подключен к четвертой выходной шине, а выходы дополнительных элементов ИЛИ первой, второй и третьей электрических цепей соединены соответственно с входами сдвигающих регистров второй, третьей и четвертой электрических цепей, а выход дополнительного элемента ИЛИ четвертой электрической цепи соединен с первой выходной шиной, отличающееся тем, что, с целью повышения верности воспроизведения информации в зоне антиперекосного маркера, в него введены последовательно соединенные вторая головка воспроизведения, второй усилитель, второй фильтр, второй формирователь импульсов по нулю, второй блок замещения сигналов, второй вход которого связан с выходом второго фильтра, умножитель частоты, первый делитель частоты, второй вход которого является вторым выходом второго блока замещения сигналов, и пятый элемент И, второй вход и выход которого связаны соответственно с третьим выходом и третьим входом второго блока замещения сигналов, включенные между выходом умножителя частоты и третьим входом первого блока замещения сигналов, последовательно соединенные второй делитель частоты, второй вход которого подключен к второму выходу первого блока замещения сигналов, и шестой элемент И, второй вход которого связан с третьим выходом первого блока замещения сигналов, включенные между выходом умножителя частоты и третьей выходной шиной, последовательно соединенные второй счетчик, первый вход которого связан с вторым входом блока детектирования, третий триггер, первый вход которого связан с вторым входом второго триггера, седьмой элемент И, выход которого подключен к второму входу третьего триггера, четвертый триггер, третий счетчик, второй вход которого связан через четвертый элемент И и с вторым выходом четвертого триггера, и второй элемент ИЛИ, первый вход которого связан с второй выходной шиной и вторым входом четвертого триггера, включенный между выходом первого элемента И и вторым входом третьего элемента И пятый триггер, второй вход которого связан с первым входом третьего элемента И, включенные между первым выходом блока детектирования и четвертой выходной шиной последовательно соединенные третий элемент ИЛИ, второй вход которого связан с выходом третьего элемента И и входом второго дифференцирующего элемента, и первый регистр сдвига, выход которого подключен к второму входу седьмого элемента И, включенные между первым выходом второго триггера и вторым входом второго элемента ИЛИ последовательно соединенные восьмой элемент И, второй вход которого связан с вторым выходом блока детектирования и вторым входом второго счетчика, и второй регистр сдвига, второй вход которого связан с вторыми входами первого регистра сдвига, четвертого элемента И и выходом умножителя частоты, причем второй выход второго триггера подключен к первому входу второго элемента И, второй вход которого связан с вторым входом первого триггера и первым выходом первого блока замещения сигналов, выход второго дифференцирующего элемента связан с вторым входом первого элемента ИЛИ, выход которого связан с третьим входом блока детектирования, третий выход которого подключен к входу первого дифференцирующего элемента и второму входу первого элемента И, четвертый выход второго блока замещения сигналов связан с вторым входом умножителя частоты.