Способ прямого микропроцессорного управления тиристорным преобразователем и устройство для его осуществления Советский патент 1993 года по МПК H02M7/12 

Изобретение относится к электротехнике и может быть использовано для управления тиристорными преобразователями.

Целью изобретения является улучшение регулировочной характеристики тири- сторного преобразователя путем ее линеаризации системой прямого микропроцессорного управления.

Цель достигается тем, что в способе прямого микропроцессорного управления тиристорным преобразователем, включающем запись в таймер числа, отсчет этого числа путем уменьшения его на единицу с приходом каждого тактового импульса, начиная с момента синхронизации с напряжением питающей сети, и формирование, по окончании отсчета числа, управляющих импульсов тиристорами, согласно изобретению, частоту следования тактовых импульсов формируют пропорциональной модулю напряжения питающей сети. Для получения возрастающей регулировочной

характеристики тиристорного преобразователя, число до записи в таймер преобразуют в соответствии с выражением

F(N) Nmax - N,

где Nmax - максимальное значение числа, которое может быть записано в таймер.

Цель достигается также тем, что в устройство, содержащее задатчик сигналов управления, выходами подключенный к соответствующим входам таймера, а выход таймера через формирователь импульсов подключен к первому входу распределителя импульсов, выходы которого через выходные усилители подключены к соответствующим управляющим входам тиристорного преобразователя, блок связи с сетью, первый и второй входы которого подключены соответственно к выходу формирователя импульсов и к выводам для подключения питающей сети, первый и второй выходы блока связи с сетью соединены соответственно с управляющим входом таймера и со

ел С

оо со

00

со

ON 00

I

CJ

вторым входом распределителя импульсов, введен функциональный преобразователь модуля напряжения в частоту, включенный между выводами для подключения питающей сети и синхровходом таймера. В блок связи.с сетью, содержащий компаратор, логический инвертор, два D-триггера, два логических элемента И и три логических элемента ИЛИ, введен трансформатор, вход которого является вторым входом блока связи с сетью, а выход подключен к входам компаратора, выход которого является вторым выходом блока связи с сетью, а также подключен к первым входам первого D- триггера и первого логического элемента И, и через логический инвертор - к первым входам второго D-триггера и второго логического элемента И, прямые выходы первого и второго D-триггеров подключены, соответственно, к первым входам первого и второго логических элементов ИЛИ, вторые входы которых объединены в общую точку и является первым входом блока связи с сетью, выходы первого и второго логических элементов ИЛИ подключены, соответственно, ко вторым входам первого и второго D-триггеров, инверсные выходы которых подключены соответственно к входам первого и второго логических элементов И, выходы логических элементов И подключены ко входам третьего логического элемента ИЛИ, выход которого является первым выходом блока связи с сетью. Распределитель импульсов выполнен в виде логических элементов .И и ЗАПРЕТ, причем первый вход, логического элемента И и прямой вход логического элемента ЗАПРЕТ объединены в общую точку и являются первым входом распределителя импульсов, второй вход логического элемента И и инверсный вход логического элемента ЗАПРЕТ объединены в общую точку и являются вторым входом распределителя импульсов, выходы логических элементов являются выходами распределителя импульсов.

Осуществление заявляемого способа прямого микропроцессорного управления тиристорным преобразователем поясняется с помощью устройства, приведенного на чертежах,

На фиг, 1 и 2 приведены фазовые (1) и регулировочные (2) характеристики устройства; на фиг. 3 - функциональная схема устройства; на фиг, 4, 5. и 6 - примеры реализации функционального преобразователя, блока связи с сетью и распределителя импульсов соответственно; на фиг. 7 - временные диаграммы напряжений на элементах устройства; на фиг. 8 - блок-схема алгоритма организации ввода управляющего слова (УС) и начального содержимого таймера; на фиг. 9 - блок-схема специального алгоритма организации ввода УС и начального содержимого таймера, обеспечивающего возрастающую регулировочную характеристику.

Система для прямого микропроцессорного управления тиристорным преобразователем (фиг. 3) содержит задатчик сигналов управления 1, программируемый таймер 2, имеющий с задатчиком 1 общую шинную организацию за счет шины адреса АВ, подключаемой к АО и A, CS входам, шины уп- равления СВ, подключаемой к RD, WR входам и шины данных DB, подключаемой в DO - D7. входам, управляющий GATE вход таймера 2 подключен к первому выходу блока 3 связи с сетью, вход CLK синхронизации таймера 2 подключен к выходу функционального преобразователя 4, выход OUT таймера 2 через формирователь 5 импульсов подключен к первому входу распределителя § импульсов и к первому входу блока 3 связи с сетью, второй вход которого и вход функционального преобразователя 4 подключены к выводам для подключения питающей сети, второй выход блока 3 связи с сетью подключен к второму входу распределителя б импульсов, выходы распределителя 6 импульсов через выходные усилители 7 и 8 подключены к соответствующим управляющим входам тиристорного преобразователя 9. Функциональный преобразователь 4 (фиг. 4) выполнен в виде согласующего трансформатора 10, вход-которого является входом функционального преобразователя 4, выход согласующего трансформатора 10 через выделитель 11 модуля подключен к входу преобразователя 12 напряжение-частота, выход которого является выходом функционального преобразователя 4. Блок 3 связи с сетью (фиг. 9) выполнен в виде согласующего трансформатора 13, вход которого является вторым входом блока 3 связи с сетью, выходы согласующего трансформатора 13 подключены ко входам компаратора .14, выход которого является вторым выходом блока 3 связи с сетью, кроме того, выход « компаратора 14 подключен ко входу инвер- 0 тора 15, 0-входу D-триггера 16 и к первому входу логического элемента И 17, второй вход которого подключен к инверсному вы- ходу D-триггера 16, прямой выход D-триггера 16 подключен к первому входу логического элемента ИЛИ 18, выход которого подключен к С-входу D-триггера 16, выход инвертора 15 подключен к D-входу D-триггера 19 и к первому, входу логического элемента И 20, ко второму входу которого г рдключен инверсный выход D-триггера 19.

0

5

0

5

0

5

0

5

5

прямой выход D-триггера 19 подключен к первому входу логического элемента ИЛИ 21, выход которого подключен к С-входу D- триггера 19, вторые входы логических элементов ИЛИ 18 и 21 объединены в общую точку и образуют первый вход блока 3 связи с сетью, выходы логических элементов И 17 и 20 подключены к входам логического элемента ИЛИ 22, выход которого является первым выходом блока 3 связи с сетью. Рас- преДелитель 6 импульсов (фиг. 6) выполнен в виде двух логических элементов И 23 и ЗАПРЕТ 24, первый вход логического эле- мен-fa И 23 и прямой вход логического элемента ЗАПРЕТ 24 объединены в общую точку и образуют первый вход распределителя; б импульсов, второй вход логического элемента И 23 объединен в общую точку с инверсным входом логического элемента ЗАПРЕТ 24 и они образуют второй вход распределителя 6 импульсов, выходы логических элементов ЗАПРЕТ 24 и И 23 являются выходами распределителя б импульсов. Способ прямого микропроцессорного управления тиристорным преобразовате- лем заключается в том, что реализацию расчетного времени запаздывания импульса управления тиристором относительно момента перехода напряжения питающей сети через нуль осуществляют при помощи программируемого таймера, отсчетом заранее записанного в него числа N. Отсчет числа N производится путем уменьшения его на единицу с поступлением на синхровход таймера каждого тактового импульса, при- чем частоту следрвания тактовых импульсов формируют пропорционально модулю напряжения питающей сети:

(Ni - 1), составит (тг-Тти.гр Qc)/2. Приращение AU в этом случае определяется выражением

. (Я + Тти.гр Qc)/2

AU 1T,/ UmslnQctdQct

П (Я - Тти.гр Qc)/2

-2Umsln,Q

к

где Тти.гр - период граничного значения частоты синхронизации программируемого таймера;

Qc-угловая частота напряжения питающей сети;

Um - амплитудное значение напряжения питающей сети.

Фазовая характеристика устройства, представляющая собой зависимость угла управления а. от числа N, загруженного в таймер, будет при этом иметь вид

a i(N) arccos(1 - N Jr,AU).

U

m

(3)

Зависимость (3) приведена на фиг. 1 (кривая 1) в относительных единицах

J

Л

- arccos(1 - 2N ),

(4)

где А а(М)/я;

N - N/Nmax,

а максимальное значение числа N определяется как

Изобретение относится к электротехнике. Цель изобретения-улучшение регулировочной характеристики тиристорного преобразователя путем ее линеаризации системой прямого микропроцессорного управления. Новым в способе является то, что частоту, синхронизирующую работу таймера, формируют пропорционально модулю напряжения питающей сети. Отличительной особенностью устройства является то, что оно снабжено функциональным преобразователем, вход которого предназначен для подключения к шинам напряжения питающей сети, а выход подключен к входу синхронизации таймера. 2 с. и 3 з.п. ф-лы, 9 ил.

f™(t) KUmlsin Qctl.

(1) 40

ли

/ Тти.гр Qc 2)

При этом линейному приращению числа N будет соответствовать линейное приращение среднего значения выпрямленного где IJ ams. максимальное значение вы- напряжения45 прямленного напряжения (а 0)

N±1 UaTA-U.

(2)

.Значение A U определяется параметрами функционального преобразователя модуля напряжения питающей сети в частоту и ограничивается частотными свойствами таймера. Минимальное значение A U может быть определено следующим образом. При

..

синусоидальной форме напряжения питаю щей сети максимальное приращение выпрямленного напряжения при уменьшении числа Ni на единицу будет в том случае, когда угол управления, соответствующий

..

Nn

U

Ctmax

ли

cosec

/ Тти.гр Qc 2)

IJ ams. максимальное значение вы мленного напряжения (а 0)

50

55

U «max 2ит/Я.

Среднее значение выходного напряжения тиристорного полууправляемого выпрямителя, работающего на активно-ин- дуктмвную нагрузку, будет в этом случае определяться выражением

U«1 ). (5)

U

m

F3aздeлив обе части выражения (5) на U CJiriax и выразив N через N. получим регулировочную характеристику тиристорного преобразователя

Ui 1-N.(6) Таким образом, изменяя частоту тактовых импульсов пропорционально модулю напряжения .питающей сети, получают линейную убывающую характеристику тири- сторного преобразователя фиг. 1 (кривая 2).- Для получения возрастающей регулировочной характеристики тактовую частоту программируемого таймера изменяют прежним образом, а число N до записи в таймер преобразуют по выражению

F(N) Nmax N.

Фазовая характеристика в этом случае будет иметь вид

«2(М) arccos(N - 1), (8)

Um

или в относительных единицах

А2

- arccos(2N -1)

Vli

и приведена на фиг. 2 (кривая 1).

Среднее значение выпрямленного напряжения тиристорного преобразователя в этом случае определяется выражением

,

(Ю)

а регулировочная характеристика имеет вид

U2 N

(11)

и приведена на фиг. 2 (кривая 2).

Согласно заявляемому способу устройство управления работает следующим образом.

Для начйла процесса управления в соответствии с алгоритмом (фиг. 8) в память за- датчика сигналов управления 1, а затем в программируемый таймер 2 производится запись управляющих слов (УС) и числа N. При изменении знака напряжения на выходе трансформатора 13 с отрицательного на положительный и с положительного на отрицательный (фиг. 7, а)сигнал Uu на выходе компаратора 14 изменяется от значения логического нуля до значения логической единицы и от значения логической единицы до значения логического нуля соответственно (фиг. 7,6). Сигнал, инверсйый сигналу Ui4, формируется на выходе инвертора 15 (фиг. 7,в). Поскольку в исходном состоянии D-триггера 16 сигнал UieMHB на его инверсном выходе соответствует уровню логической единицы (фиг. 7,г), то его произведение

с сигналом Ui4, соответствующим положительной полуволне напряжения Ui3, также будет соответствовать уровню логической единицы (фиг. 7,к)

10

15

20

25

.30

Ui7 Ui4A Ui6MH8.

Сигнал Ui с выхода логического элемента И 17 через логический элемент ИЛИ 22 поступает на вход GATE таймера 2 (фиг. 7,м). По фронту сигнала Uaa в таймере 2 начинается отсчет ранее записанного числа N. Отсчет числа N производится путем его уменьшения на единицу с приходом каждого импульса от функционального преобразователя 4. Частота следования тактовых импульсов на выходе преобразователя 4 изменяется пропорционально модулю напряжения питающей сети

f4 Kio Ki2 Um I sin Qct t,

где Кю и Kia - коэффициент трансформации трансформатора 10 и коэффициент пропорциональности преобразователя 12, выбираемые таким образом, чтобы выполнялось условие

Кю Ki2 Qc/AU;7r.

По истечении времени

f/ -

1

Qc

arccos 1 -(N- 1)

угАЦ Ц

m

I

0

0

5

т.е. за один такт до окончаний счета сигнал на выходе OUT таймера 2 в течение одного периода Т4 устанавливается соответствующим уровню логического нуля (фиг. 7,н). По фронтам импульсов U2 формирователь 5 импульсов формирует импульсы управления длительностью, необходимой для надежного отпирания тиристоров (фиг. 7,о). В распределителе 6 импульсов в соответствии с сигналом U14 происходит распределение импульсов управления Us no выходным усилителям 7 и 8, где происходит усиление управляющих импльсов (фиг. 7,п.р).

Кроме того, импульсы управления Us через логический элемент ИЛИ 18 поступают на С-вход D-триггера 16, что при совпадении сигналов на его обоих входах приводит к изменению состояния D-триггера 16 и на его инверсном выходе устанавливается напряжение, соответствующее уровню логического нуля (фиг, 7,г). В результате изменения состояния D-триггера 16 на входе GATE таймера 2 устанавливается сигнал, соответствующий уровню логического нуля, что

является запрещением для работы таймера в этфм такте тиристорного преобразователя 9 (. 7,м). По окончании действия сигнала U14, соответствующего логической единице, на Г)-входе D-триггера 16 последний переходит в свое исходное состояние (фиг. 7,г,д). Второй канал блока 3 связи с сетью, включающий D-триггер 19 и логические элементы И 20 и ИЛИ 21, работает аналогичным образом, но со сдвигом на 180 эл. град. (фиг. 7,ж,з,и,л).

Таким образом изменение частоты на выходе функционального преобразователя 4 по закону, определяемому выражением (1), Обеспечивает линейную регулировочную характеристику тиристорного преобразова- тел 9 (фиг. 1, кривая 2). Для получения возрастающей регулировочной характеристики число N, согласно способу, по записи в таймер преобразуют в соответствии с выраже- нием (7). Блок-схема алгоритма для реализации такой зависимости приведена на фиг. 9. Принцип работы аппаратной части системы управления при этом не изменяется.

Использование предлагаемого способа прямого микропроцессорного управления и устройства для его реализации позволяет получать линейные регулировочные характеристики тиристорного преобразователя, что облегчает использование последнего в системах авторегулирования, поскольку позволяет оставить без изменения коэффициент усиления отрицательной обратной связи во всем диапазоне изменения угла управления тиристорами,

Формула изобретения

F(N) NMaKC-N,

где NMattc - максимальное значение числа, которое может быть записано в таймер.

5 образователем, содержащее задатчик сигналов управления, выходами подключенный к соответствующим входам таймера, выход таймера через формирователь импульсов подключен к входу импульсов уп0 равления распределителя импульсов, выходы первого и второго каналов управления которого подключены к соответствующим управляющим входам тиристорного преобразователя, блок связи с сетью, вход

5 окончания счета таймера которого подключен к выходу формирователя импульсов, а вход синхронизации с сетью, определяющий начало отсчета и выбор канала управления, соединен с выводами для

0 подключения питающей сети, выход разрешения счета блока связи с сетью соединен с управляющим входом таймера, а выход выбора канала управления - с входом выбора канала управления распределителя им5 пульсов, отличающееся тем, что, с целью улучшения качества регулирования, введен функциональный преобразователь модуля напряжения в частоту импульсов, включенный между выводами для подклю0 чения питающей сети и синхровходом таймера.

0 входам первого D-триггера и первого логического элемента И, и через логический инвертор - к первым входам второго D-триггера и второго логического элемента И, прямые выходы первого и второго D-триг5 геров подключены соответственно к первым входам первого и второе логических элементов ИЛИ, вторые входы которых объединены В Общую ТОЧКУ И ЯВЛЯЮТСЯ ВХОДОМ

окончания счета блока связи с сетью, выхо- 0 ды первого и второго логических элементов ИЛИ подключены соответственно к вторым входам первого и второго D-триггеров, инверсные выходы которых подключены соответственно к вторым входам первого и 5 второго логических элементов И, выходы ло- . гических элементов И подключены к входам третьего логического элемента ИЛИ, выход которого является выходом разрешения счета блока связи с сетью.

ческого элемента И и инверсный вход логического элемента ЗАПРЕТ объединены в общую точку и являются входом выбора канала управления распределителя импульсов, вы- . ходы логических элементов ЗАПРЕТ и И являются выходами первого и второго каналов управления распределителя импульсов.

40

V€

L « г гмг

J

Фаг. A,

РЮ.&

ОтЗ |

Фиг. 6.

и

И

и

75

«Г

г

4

т/Лий 77

г

Ъ

Ь %

и

и

&

4

8

4

f

д)

)

J)

4

л)

«)

Ч)

«

и.

и

)

%

я

п.

р)

i r

-мп

Д

л:

д

т3:

С ffifCK У

I ... Запись & память Мехоном/,

& г /г&мл/яь wetef/

3ofle/c&g IWWCffpiTn Х е#агз

7 IcvfmviffcffTl I число X

ОетонобЛ

Фаг, 81

Зйпись 6 память

YwAul

i I

/ Wf/776j

Ive&ftff/re/m

Jsnt/сь / Пбня/пб

/t/C4 J ,

30MCb / i

(/ф0Г1 УСымг/ю j

jjawa Ј С етУакПГ1

№)

(tfe/ne/folj Vvbff.