ИНДИКАТОР ФАЗОВЫХ РАССОГЛАСОВАНИЙ Советский патент 1968 года по МПК G01R25/00 

Изобретение относится к области импульсной техники и позволяет измерять фазовое рассогласование между двумя сериями импульсов.

Известные временные дискриминаторы не обеспечивают требуемой точности измерений из-за выбросов выходного напряжения, которые тем больше, чем меньше фазовое рассогласование между импульсами.

Предлагаемый индикатор отличается тем, что для повышения точности измерений он содержит блок выбора интеграторов, состоящий из двух ключей, один из которых соединен с выходом блока преобразования непосредственно, а второй - через инвертор, а также из двух вентилей, управляющих этими ключами, и цепи, состоящей из вентиля, инвертора и элемента задержки, включенных последовательно.

Кроме того, индикатор отличается тем, что, с целью разряда интеграторов при нулевом рассогласовании, блок разряда интеграторов содержит два ключа, соединенных с выходами двух интеграторов, линию задержки, соединенную со входами этих ключей, и цепь разряда накопительной емкости, состоящую из ключа и вентиля, соединенных последовательно.

Обе серии импульсов подаются соответственно на нулевой и единичный входы триггера. Длительность перепада напряжения в течение периода на одном его выходе равна углу рассогласования, а на другом - периоду минус угол рассогласования. Таким образом, напряжение на выходе одного из двух интеграторов, подключенных к триггеру, пропорционально углу рассогласования, и напряжение рассогласования равно меньшему значению из напряжений на выходах интеграторов. Если в середине периода триггер находится в состоянии «0», то напряжение рассогласования выдается с интегратора, подключенного к выходу «1» триггера и наоборот.

На чертеже приведена блок-схема описываемого индикатора.

Он состоит из трех частей: блока преобразования временного рассогласования в перепады напряжения соответствующей длительности с последующим интегрированием, блока выбора того интегратора, напряжение на выходе которого пропорционально углу рассогласования, и блока разрядки интеграторов и запоминающей емкости.

В блоке преобразования на единичный и нулевой входы триггера 1 подаются селектронный и селектируемый импульсы; интеграторы 2 и 3 подключены к выходам триггера. Так как напряжение на выходе интегратора 2 пропорционально отрицательному углу рассогласования, то интегратор 2 к электронному ключу подключен через инвертор 4.

В блоке выбора вентили 5 и 6, подключенные к выходам триггера 1, управляют электронными ключами 7 и 8, через которые производится заряд-разряд запоминающей емкости 9. Напряжение рассогласования должно выдаваться на емкость 9 только в том случае, когда длительность перепада напряжения на одном выходе триггера 1 меньше длительности второго. Поэтому другие входы вентилей 5 и 6 управляются выходным напряжением вентиля 10, который выдает высокий потенциал при неодинаковых значениях напряжения на выходах интеграторов. Для этого служат вентиль 11 и инвертор 12. Выдачу напряжения точно в середине периода осуществляет блок задержки 13, выход которого соединен со вторым входом вентиля 10.

При одновременном приходе обоих импульсов триггер 1 срабатывает так, как от подачи импульса на счетный вход. Тогда длительности обоих перепадов напряжения триггера равны. Вентиль 14 открывается высоким потенциалом с выхода вентиля 11, и в момент времени, соответствующий середине периода, запоминающая емкость разряжается через электронный ключ 15. После выдачи напряжения рассогласования при помощи электронных ключей 16 и 17, управляемых выходным импульсом блока задержки 18, производится разряд интеграторов.

Описанное устройство позволяет измерять весьма малые углы рассогласования, при этом величина погрешности измерений не зависит от угла рассогласования.

1. Индикатор фазовых рассогласований между двумя импульсными последовательностями, содержащий блок преобразования величины угла рассогласования в длительность импульсов и блок разряда интегратора, отличающийся тем, что, с целью повышения точности измерений, он содержит блок выбора интеграторов, состоящий из двух ключей, один из которых соединен с выходом блока преобразования непосредственно, а второй - через инвертор, двух вентилей, управляющих этими ключами, и цепи, состоящей из вентиля, инвертора и элемента задержки, включенных последовательно.

2. Индикатор по п. 1, отличающийся тем, что, с целью разряда интеграторов при нулевом рассогласовании, блок разряда интеграторов содержит два ключа, соединенных с выходами двух интеграторов, линию задержки, соединенную со входами этих ключей, и цепь разряда накопительной емкости, состоящую из ключа и вентиля, соединенных последовательно.