УСТРОЙСТВО для КОНТРОЛЯ КАНАЛОВ связи Советский патент 1971 года по МПК H04J3/14 

Изобретение относится к области связи.

Известны устройства коитроля каналов связи с иеремеииыми параметрами, содержащие когереитиый корреляционный приемник двоичиых сигналов. В известиых устройствах в качестве оцениваемого параметра выбпрается число искажений элелгентарных сигналов на данном отрезке передачи, а в качестве критерия оценки состояния канала - максимально допустимое па данном интервале число искажений при данном состоянии канала.

Однако в этих устройствах ие предусмотрено предсказание изменения параметров каналов связи, в результате чего не обеспечивается своевременный переход па резервный канал в случае выхода его параметров за пределы допустимых.

С целью обеспечения иредсказания момента выхода канала связи из строя в предлагаемом устройстве выход стробирующего каскада иодключей ко входам двух идеитичных каналов, настроенных на ирием сигналов-эквивалентов символов «О и «1, каждый из которых состоит из последовательпо соедипенных (аналогового сумматора с устанавливаемым порегом, т (например, десятичного) регистра сдвига, решающего блока, реализующего логику выбора, иричем выходы рещающих устройств обоих каиалов подключены к суммирующей схеме.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит стробируюпии каскад /, выход которого подключен ко входам двух 11де1ггич1 Ь Х каналов, состоящих из аналоговых сумматоров 2 и 3, преобразователей аналог-код 4 и 5. регистров сдвига 6 и 7, рещающих блоков 8 и 9. Выходы решающих блоков 8 и 9 подключены к суммирующей схеме 10.

Иа вход // стробирующего каскада поступают бииарные сигиалы с линии связи, а на вход 12 - стробирующне импульсы. Стробирование производится сигналом управления от синхронизатора. В качестве стробнрующего элемента может быть нрнмснепа вентнльная схема. С выхода стробирующего каскада амплитудиые значения принимаемых бинарных сигналов поступают на входы аналоговых сумлгаторов 2 и 3. Если принимаемый бинарный сигнал больще напряжеппя порога б-порь то считается, что он соответствует едпиичному («1) элементарному сигналу, и на выходе сумматора 2 получается модуль разностн ( 1 - t nopi, где Uc - зпаченпе единичного элемегггарного сигнала в момент стробировапия /,.. My ciirna.iy, ii iia выходе сумматора 3 получается модуль разности Uc,-L/II0112, где f/co - значение нулевого элементарного снгнала в момент стробнрования f Напряжение с выхода сумматора 2 поступает на преобразователь аналог-код 4, нреобразуюп1,нй аналоговую велнчпну в дискретную. С выхода преобразователя 4 дискретное чнело постунает в п-разрядный т. е. в т-н регнетр сдвнга 6. Решающ1п1 блок 8 нронзводнт анализ содержпмого ячеек регистра едвнга 6. Если результат анализа меньше определенной величины (например, сумма последних двухтрех чисел меньше суммы иредыдущих двухтрех чисел), то решаюший блок 8 выдает сигнал, иоступаюш,ий на схему 10. Аналогично нредсказывается состояние канала связи по последовательностям чисел, соответствуюш,им нулевым элементарным сигналам, поетунаюшим с выхода аналогового сумматора 5. Предсказание выхода канала за пределы допусков по двум последовательностям осуществлено для увеличения надежности работы устройства контроля, кроме этого, выбором значения fy,,opi и f/nop2 осуществляется более полный учет изменения статистики принятого сигпала в системах, в частности, с нассивиой наузой, когда законы раснределения выбросов при наличии сигнала и нрн наличии лишь одних помех существенно отличаются. Предмет изобретения Устройство контроля каналов связи, содержащее стробирующий каскад и регистры сдвига, отличающееся тем, что, с целью обеснечения возможности иредсказания момента выхода канала связи из строя, выход стробирующего каскада подключеи ко входам двух идентичных каналов, настроенных на нрием сигналов-эквивалентов символов «О и «1, каждый из которых состоит из иоследовательно соединенных аналогового сумматора с устанавливаемым порогом, т-ичного (например, десятичного) регистра сдвига, решающего блока, реализующего логику выбора, иричем выход решающего блока первого канала подключеи к суммирующей схеме, а на другой вход ее подключен выход решающего блока второго канала.

ff

TTTJTTTTJ

i I -т-рт 1 I

;t I i i I

J..J

fTTTTTTTT 9