СЧЕТЧИК ИМПУЛБСОВ Советский патент 1971 года по МПК H03K23/58 

Счетчик импульсов предназначен для использования в области вычислительной и измерительной техники.

Счетчики нмпульсов, содержащие генератор импульсов, делители частоты и с.хемы совпадения, известны.

К недостаткам известных счетчиков относится их сложность и большое потребление энергии.

Предложенный счетчик импульсов отличается от известпых тем, что выход генератора импульсов соедиисн с входом иервой схемы совиадеиия, вход счетчика-с нервым делителем частоты и иулевы.м входом триггера, выход которого подключен ко второй схеме совпадения и второму делителю частоты, выходы всех делителей частоты подключены к соответствующим схемам совпадения, выход первой схемы совпадения соединен с единичным входом триггера, а выходы каждой из остальных схем совпадения соединеиы со входами последующих схем совпадения н с последующими делителями частоты. Для запоминания параллельно первому фазовращателю нодключен другой фазовращатель.

Это позволяет устранить недостатки известных счетчиков.

пульсов содержит генератор импульсов Г, подающий сравнительный сигнал с периодом выхода и.мнульса Т и четыре делителя частоты Mi-Д/, с коэффициентами деления соответствеиио Т - t.i. На эти делители поступают импульсы с периодами Т/ть Т/тг, Т/Тз и Т/г. Делители частоты играют роль фазовращателей. Для осуществления сдвига фаз достаточно измеиить их коэффициенты деления

иа ±1 путем подачи доиолннтелыюго импульса. Для делителя Mi дополнительные импульсы представлены импульсами отсчета, иодаиными на вход, а для других делителей-имиульсами, поступаю.щими с предыдущего делителя.

Делители частоты соедииены со схемами совпадения /-4, выход схемы совпадения 1 и вход счетчика соединеиы с триггером В. Генератор Г и делитель Д генерируют имиульсы, смеидепные по фазе (см. фиг. 2).

Эти имиульсы иостуиают на схему совиадения / ие одиовремеипо, и опа заперта.

Каждьп раз, когда иа входе схемы совпадения / появляется имнульс, сдвиг по фазе

между импульсами геиератора Г и импульсами, иоступающими с делителя Д), увеличивается до того момента, пока импульс, образованпый делителем Д не совпадает с предшествующим ему импульсом генератора Г. В

образуется импульс, переключающий триггер В с двумя устойчивыми состояниями, поддерживаемый до этого в состоянии «нуль поступающими на иего импульсами отсчета. В результате переклЕОчения триггера В в состояние «единица импульс поступает на делитель Дд и схему совпадения 2. При подаче па делитель Дз одного импульса триггер В не переключается в нулевое состояние. Для последующих каскадов нет необходимости предусматривать элемент с двумя устойчивыми состояппми, так как на последующие схемы совпадения 2-4 импульсы с генератора / непосредственно ие поступают, и они могут проводить только во время перехода триггера В из нулевого состояпня в состояние «едипица. Отсчет импульсов независим от периода Т. Число «1 импульсов на выходе схемы совпадения / равно - ; на выходе схемы совпадения 2 HZ на выходе схемы совпадения 5 Лз Для запоминания информации, содержащейся в делителях Д1 - Д.1 параллельно указанным делителям необходимо подключать аналогичные делители, управляемые параллельно и синхронно с делителями Дг-Д. Эти делители играют роль фазовращателей, на которые с одной стороны подается сравнительный сигнал, а с другой--импульсы отсчета с целью изменения величины сдвига фаз. Таким образом, на выходе фазовращателя предложенного счетчика импульсов образуется периодический сигнал с периодом, равным периоду сравнительных сигналов; фаза этого сигнала последовательно сдвигается отсчитываемыми импульсами. Измеряемая разность фаз пропорциональна количеству отсчитываемых импульсов. Предмет изобретения Счетчик имнульсов, содержащий генератор импульсов, фазовращатели, выполпенные на делителях частоты, и схемы совпадения, отличающийся тем, что, с целью упрощения, выход генератора импульсов соединен со входом первой схемы совпадения, вход счетчика--с первым делителем частоты и нулевым входом триггера, выход которого подключен ко второй схеме совпадения и второму делителю частоты, выходы всех делите.тей частоты подключены к соответствующим схемам совпадения, выход первой схемы совпадения соединен с единичным входом триггера, а выходы каждой из остальных схем совиадения соединены со входами последующих схем совпадения и с последующими делителями частоты, причем для запоминания нараллельно первому фазовращателю подключен второй фазовращатель.