МНОГОКАНАЛЬНЫЙ ШИРОКОДИАПАЗОННЫЙ СЧЕТЧИКИМПУЛЬСОВ Советский патент 1972 года по МПК H03K23/00 

Устройство относится к классу многоканальных регистраторов статистических импульсов и может быть использовано как в приборах и системах ядерного приборостроения, так I в любых других измерительных системах при регистрации асинхронных процессов.

Известны многоканальные широкодиапазонные счетчики импульсов содернсащие детекторы, схему собирания, пересчетное устройство, триггер переполнения, схемы совпадения, кодирующую матрицу, запоминающее и арифметическое устройства.

Однако в известных многоканальных счетчиках интегральная загрузка велика и определяется количеством каналов, скоростью счета с выходов детекторов и коэффициентом пересчета, при этом требования к быстродействию системы велики, что приводит к необходимости разработки детекторов с импульсами наносекундной длительности и к применения прецезионной электронной аппаратуры.

С целью уменьшения интегральной и дифференциальной загрузки и снижения требований к быстродействию иредлагаемый счетчик содержит коммутатор групп, регистратор диапазонов, распределитель интегральной загрузки, блок нормирования и устройство управления, причем детекторы подключены к схеме собирания через коммутатор групп, а триггер

переполнения связан с регистратором диапазонов, выход которого подключен к распределителю интегральной загрузки и блоку нормирования, другой вход которого с кодирующей матрицей, а выход - с арифметическим устройством, выходы устройства управления подключены к коммутатору групп, регистратору диапазонов и блоку нормирования, выходы которого соед1П1ены с потенциальными входами схем совпадения.

На фиг. 1 дана схема предлагаемого счетчика; на фиг. 2 -временные диаграммы, поясняющие его работу. Устройство содержит блок детекторов / с

детекторами /и - 1тп, коммутатор групп 2, включающий в себя схемы «ИЛИ 2ц-2,„1 и клапаны 2i2 - 2mz, схему собирания 3, пересчетное устройство 4, триггер переполненпя 5, устройство управления 6, регистратор диапазонов 7, содержащий k - 1 групп по т триггеров с входными клапанами /ц - /A-I,™ (где k - число поддиапазонов), распределитель интегральной загрузки 8, состоящий из т групп по k клапанов iSn - 5mft и схем

«ИЛИ 5i, fe+i - 5то, ft+i, схемы совпадения Р (5)1-9тп), кодирующую матрицу 10, запоминающее устройство //, блок нop f poвaнпя 12, и арифметическое устройство 13. Выходы всех детекторов / через коммутасоединенным схеме собирания 3, пересчетному устройству 4 и триггеру переполнения 5, унравление работой которых осуществляется с устройства управления 6. Триггер переполнения связан с регистратором диапазонов 7, выход которого подключен к распределителю интегральной загрузки 8, управляющему потенциальными входами схем совпадения 9, выходы последних связаны с кодирующей матрицей W, соединенной с запоминающим устройством 11 и блоком иормирования 12, между которыми включено арифметическое устройство 13, причем устройство управления 6 через выходы 14-21 связано с коммутатором групп, регистратором диапазонов и блоком нормирования.

Схема работает следующим образом.

Импульсы с детекторов I через коммутатор 2 на m иоложении и п направлеиий иостуиают на последовательно соединенные схему собирания 3, пересчетпое устройство 4 и триггер перенолиения 5. Управление работой коммутатора и сброс нересчетного устройства осуществляет устройство управления б (фиг. 2). В результате на схему собирания поочередно нодаются суммарные последовательности импульсов с п детекторов.

В зависимости от сум-марной скорости счета импульсов какой-либо группы триггер переполнения к концу каждого интервала времени устанавливается в единичное положение или остается в нулевом состоянии, и в каждый из интервалов времени он фиксирует наличие нли отсутствие превышения значения пороговой суммарной скорости счета с п детекторов, кроме того, совместио с устройством управления он определяет работу регистратора дианазонов 7, в котором количество диапазонов определяет иужное количество установочных трнггеров, причем количество триггеров по вертикали равно количеству групп детекторов, а по горизонтали - количеству поддиапазонов без одного.

Таким образом, носледовательный код триггера нереполнеиия преобразуется в параллельный код, фиксируемый триггерами регистратора диапазоиов, последний управляет работой распределителя интегральной загрузки 8 таким образом, что при малой скорости счета с группы детекторов время измерения

наибольшее. При превышении первого порогового значения время экспозиции уменьщается в т раз, а прн превышении второго пороговогр значения - в т раз и т. д., причем

-начало интервала экспозиции в каждой из групп сдвинуто одно относительно другого.

Интегральная скорость счета импульсов, поступающих с детекторов через схемы совпадения 9 и кодирующую матрицу 10 на запоминающее устройство 11, значительно уменьшается. Работа блока нормирования 12 и арифметического устройства 13 в какой-либо момент временн определяется состоянием кодирующей матрицы и регистратора диапазонов. Так, нрн работе группы датчиков на первом диапазоне к числу в арифметическом устройстве нрнбавляется единица, при работе на втором диапазоне - число т, при работе на третьем диапазоне -число т и т. д., что

значительно сокращает количество обращений к запоминающему устройству.

Синхронизация работы всего многоканального широкодианазонного счетчика .импульсов осуществляется с выходов 14-21 устройства

управления.

Предмет изр.бр етен ия

Многоканальный широкодиапазонный счетчик импульсов, содержащий детекторы, схему собирания, пересчетное устройство, триггер переполнения, схемы совпадения, кодирующую матрицу, запоминающее и арифметическое устройство, отличающийся тем, что, с целью уменьшения его интегральной загрузки

и снилсення требований к быстродействию, он содержит коммутатор групп, регистратор диапазонов, раснределитель интегральной загрузки, блок нормирования и устройство управления, причем детекторы подключены к

схеме собирания через коммутатор групп, а триггер переполнения связан с регистратором диапазонов, выход которого подключен к распределителю интегральной загрузки и блоку нормирования, другой вход которого соединей с кодирующей матрицей, а выход - с арифметическим устройством, выходы устройства управления нодключены к коммутатору групн, регистратору диапазонов и блоку нормирования, выходы которого соединены с потенциальными входами схем совпадения..

Vu2l