УСТРОЙСТВО ПЕРЕДАЧИ ДАННЫХ1^ ::CiwOK>&3HAH ^М ' •^-•-^'-'^'•;Ш";^г:г!;^ if;'.-:--' • ^--...--.-, • I Советский патент 1972 года по МПК H04B3/04 

Изобретение относится к области передача оилналОВ |И может быть использовано в системах свяэи И телемет1рИИ.

Извест1но устройспво передачи данных, содержащее 1анал1изатор сигнала, два запоминающих устройства, блок вентилей ,и синхродизатО|р. Это уот|ройст,во позволяет обрабатывать многоканальное сообщение, исключая из него отсчеты избыточнык -каналов.

Известные уст,ройства имеют пустые 1интервалы между порщия-ми отсчетов.

Целью йзоб1ретен1ил является об.еспече1ние ;ра.внобмерной передачи в ли.нии связи информации, прощедщей обработку, сокращения избыТОЧ1НОСТИ :и .Г|ру:ПЛИ,ро.ван1И1Я существенных отсчетов первой лруп-пы параметров, .подвергну-. тых обработке в блоках с одинаковым количеСТВО.М отсчетов.

Достигается это тем, что образующиеся .пустые интервалы запол.няются инфо,рМацией, которую выдает циклически работающее вто.рое кодирующее устройство. Для этого к трем выхода.м синхронизатора подключены соответственно дв)а кодирующих блока для двух грушт параметров и коммутатор сч.итываиия. Причем к лервому выходу синхронизатора параллельно -подключены первый иодирующий блок « блок со1 ращения избыточности, второй вход кото.рого соединен ic выходом первого кодирующего блока, а выход-с коммутатором записи

и через Л1и«ию задерж ки со вторым входом лервого кодирующего блока. Второй выход этого кодирующего блока связан со вторым входом коммутатора залиси, одия выход котоiporo присоединен ко входу ком1мутатора считывания, а остальные, число которых равио значности залисываемого кода, - wo входам запоминающего узла, .выход последнего лодключен ко входу выходного блока. Вторые iBxoды запоминающего узла по числу разрядов |Считываемого кода св1яза1ны с выхода,ми коммутатора считывания, один вход и один выход которого соединены со вторым кодирующим блоком, другой вход-со BTQpbiM выходом

сиихро.низатора, а другой выход-с выходным блоко-м. Третий выход сИНхрон изатора связан со вторым входом второго кодирующего блока, второй выход которого подключен к выходно.му блоку.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 показано распределение двух групл отсчетов.

Устройство содержит синхроеизатор У, первый кодирующий блок 2, блок 3 сокращения

избыточности, линию 4 задержки, коммутатор 5 зашюи, запоминающий узел 6, второй кодирующий блок 7, коммутатор 8 считывания, выходной блок 9, регистр 10, матрицу П, блок 12 ключевых элементоз, триггер 13, вентель 17 ма.ркера ;и диффе ранцирующую цепь 18.

Усгр-ойсрво работает следующим образом. Синхролизат-ор / управляет работой основ,ных блоков, выдавая тактовые (опросные) и считывающие ямшульсы. Кодирующий блок 2 ци-клически .форм-ирует кодовые комбинации, отобрал ающ«е значения отсчетов параметров пе|р1вой группы, которые лроходят обработку в блоке сокращения избыточиости.

ОН выдает «м пульсы, соответствующие наличию существенных отсчетов, которые поступают ;на вход коммутатора записи, а через л.илию задержки на вход кодирующего блока 2 для считыван ия |Кодовой ко,мбинаци.и и адреса существенного отсчета. Регистр 10, матрица // ;и блОК 12 ключевых злементов управляют поочередным заполнением ячеек памяти запомиаающего узла 6.

При появлении кодовой ко-мбинаци.и, поступающей на .вход посл.едяей ячейки запоминающего узла, срабатывает триггер 13, открывая вентиль 14, через который на ,вход регистра 15 подаются считывающие импульсы от синхронизатора. Формируемые на выходах матрицы 16 Сигналы считывают показания яч,еек запоминающего узла, начиная с первой. При появлении импульса -на выходе последней шины матрицы 16 триггер 13 возвращается в исходное состояние. Скачок потеНЦиала нлеча триггера диффбрендируется и подает сигнал о фор.мировалии Map.Keipa и начале передачи второй группы параметров. Формирователь 17 маркера выдает сигнал о .номере канала, с которого иачйнается передача второй группы параметров. После заИОЛНения запоминающего узла срабатывает триггер 75, и скачок его потенци-ала через диффаренцирующую цепь 18 .подается на вход вто.рого кодирующего блока 7, извещая об окон-чанри передачи второй группы параметров.

Па фиг. 2 показано распределение двух групп отсчетов, где интервал времени Т для псредач.и существенных данных, снимаемых с

полностью заполнеиного зaпo.vIш aющeгo узла, остается нбиз.мбнным. В(ремени между «ими явлЯется л-фе.менны.м, о.н заполняется отсчетами параметров, .не прошедших об.работку.

Пред м е т и з о б р .е т е н и я

Устройство передачи данных, содержащее синхронизатор, два кодирующих блока и блок сокращения избыточности, отличающееся тем, что, с целью равномерной передачи в линию связи информации, црощедшей обработку, сокращения избыточНОсти и групнирования существенных отсчетов первой группы параметров, п.о.двергнутой обработке, в блоках с одинаковым Количеством отсчетов, к трем выходам оИНхрОннзатора подключены соответствен«о два кодирующих блока для двух прупп параметров И 1коммутатор считывания, причем к первому выходу синхронизатора параллельно подключены кодирующий блоки блок СОкр ащени.я гизбыточНОСги, второй вход которого

соединен с выходом кодирующего блока, а выход - с коммутаторо.м записи и через линию задержки со вторым входом кодирующего блока; второй выход этого блока связан со вторы.м входо.м .ком.мутатора записи, один выхбд которого присоединен ко входу коммутатора считЫВания, а остальные, число которых равно значности записываемого кода,-ко входа.м запоминающего узла, выход которого подключен ко входу выходного блока; вторые

входы запоминающего узла по числу раз рядов считываемого кода Связаны е выходами коммутатора считывания, один Вход И о.дин выход которого соединены со вто.ры.м кодирующн.м блоком, другой вход-со вторым выходом

синхронизатора, а другой выход - с выходным блоком; третий выход .синхронизатора связа.п со вторым вх0до..м второго Кодирующего блока, вто,рой выход которого подключен к выходному блоку.

. /

Время nepedat u суи естВенных отсчетов fu2. 2 Время передали цин/гичесних o/nc emffS