БЛОК СОПРЯЖЕНИЯ СЕЛЕКТОРНОГО КАНАЛА С ВНЕШНИМИ УСТРОЙСТВАМИ Советский патент 1972 года по МПК G06J3/00 

Изобретение относнтся к цифровой вычислительной технике, в частности к вонросам связи канала с внешними устройствами.

Известны блоки сопряжения канала с внешними устройствами, содержаш,ие блок управления, триггер «Ииформация от канала, триггер «Управление от канала с вентилями и схемами сборки и задержки, которые осуществляют логические и временные последовательиости обмена с внешними устройствами через блок соиряжения. Однако эти устройства имеют О1раиичение скорости обмена данными через сопряжение ввода-вывода вследствие передачи каждого байта информации в сопровождении соответствуюш,его только этому байту сигнала идентификации.

Предлагаемый блок соиряжения селекторного канала с внешними устройствами отличается от известиых тем, что, с целью повышения пропускной способности сопрял-сеиия ввода-вывода и сокраш,епия времени передачи массивов данных, он содержит регистр модификации обмеиа данными, дешифратор режимов обмеиа данными, позиционный сдвиговый регистр, схему сравнения, схему синхронизации, первую и вторую схему унравлсния, схему сборкн, иричем регистр модификации обмена данными связан через вентили ириема разрядов модификации с блоком управления, с первым входом с.хемы сравиеппя посредством дешифратора режимов обмеиа, второй вход схемы сравнения подключен к первому выходу познциоииого сдвигового регисгра, а выход схемы сравнения соединен со схемой задержки и с первыми входами первой и второй схем управленпя, вторые входы первой и второй схем управления подключены к выходу схемы сппхропизации, вход которой иодключен ко второму выходу иозиционного

сдвигового регистра, третьи входы иерзой и второй схемы управления связаны соответственно с выходами вентилей разрешения прпема )1 выдачи даппых, выходы первой и второй с.хем управления через схему сборки подключаются к позиционному сдвиговому регистру, KOTopbiii но входу связан с блоком управле1П я, первый выход позпциоппого сдвигового регистра подключен к первым входам Beirniлей приема и выдачи даппых, вторые входы

которых прпсоединены соответственно к выходам вентнлей разреше1П1я приема выдачи дапиых, а третьи входы вентилей приема и выдачи данных связаны соответственно с информационными шинами абоиеита и шипами выдаваемых даиных, а выходы указаииых вентилей иодключены соответственно к шинам ирипимаемых данных и информационным ши)1ам канала, входы вентиля разрешения приема и вентиля разрешения выдачи связаны с ч Информацйя от абонента, триггер «Инфор мация от канала соединен с лнией сопряже ния «Информация, от канала, с блоком управления и с выходом схемы сборса, входы которой подсоединены к выходу схемы задержки и линии сопряжения «Информация от абонента. На фиг. 1 представлена схема блока сопряжения; на фиг. 2 - прпведены временные диаграммы работы блока сопряжения в двухбайтном режиме выдачи и приема данных. Схема содержит следующие основные блоки и узлы: блок управления 1, вентили приема разрядов модификации 2, регистр модификации обмена данными 3, дешифратор режимов обмена даннымн 4, позициоиный сдниговый регистр 5, схему сравнения 6 схему сборки /, первую схему унравлепия 6 вторую схему управления 9, вептиль разрешения приема данных W, вентиль разрешения выдачи данных 1, схему сброса 12, триггер «Информация от канала 1,), вентили ввщачи данных 14i-14п, вентили приема данных loi-15п, схему задержки Г/, информационные шины абонента 1о, линию «Информация от абонента 19, информационные шины канала 2U, линию «Информация от капала 21, шипы принимаемых данных 22, шины выдаваемых данных 23 шины-ланки передачи сигналов унравлепия 24-2У и шины разрядов модификации кода команды 30. В процессе выполнения последовательности пачальной выборки внешнего устройства носле приема из оперативной памяти кода команды блок управления 1 ио шинам 30 выдает разряды модификации кода команды, а по линии 24 сигнал «разрешения приема разрядов модификации кода команды, и указанные разряды поступают на регистр 3. Дешифратор 4 определяет режим обмена массивом в /байтов (где i,2...n) через сопряжение ввода-вывода. Рассмотрим в качестве иллюстрации режим выдачи данных из канала массивом в два байта (см. фиг. 2,а). В этом режиме при нолучеиии сигнала «Информация от абонента ио лннии 10 и готовности к выдаче информацин блок 1 посылает по линии 27 сигиал «разрепгеиие выдачи данных на вентиль 11, одновремеппо по линии 25 устанавливается «1 в нервый разряд регистра 5, при этом сигналы с регистра 5 и вентиля 11 открывают вентнли 14 выдачи первого байта данных и данные поступают на шины 20 (ШИИ-К). С задерлской, необходимой для компенсации разброса задержек в информационных шинах, снгналом по линии 2й устанавливается триггер 13, и сигнал с выхода триггера 13 передается по линии 21 к абонентам. С помош,ью схемы 6 осуш,ествляется сравнение содержимого регистра 3 с содержимым регистра 5. Иоскпльку в нашем случае i, схема 6 выдает сигнал «разрешение сдвига на схемы 8, 9 и сигнал «запреш.ение сброса триггера 13 (через схему задержки 17) на схему 12. Схема 16 через схему 9 и схему 7 осуществляет сдвиг «1 в регистре 5 во второй разряд, при этом сигналы с регистра 5 и вентиля // открывают вентили l-l-i выдачи второго байта данных. После сдвига схема 6 сравнивает содержимое регистров , 5 и поскольку в нашем случаег 2, схема 6 вырабатывает сигнал «совпадение, который блокирует запуск схемы 9 и одновременно через схему 17 ноступает на схему 12, разрешая сброс триггера 13 (при схема 16 выработала бы очередной сигнал сдвига на регистр 5, и процесс продолжался бы дальше) . Триггер 13 будет сброшен после сброса сигнала ИИФ-А. После этого производится сброс регистра 5 и иодготовка блока / к передаче следуюш.его масснва да1П1Ых. В режнме приема данных (см. фиг. 2, б) нри одновременном постунлени 1 по шииа.м 18 (ШИИ-А) сигналов данных от абонента и сигнала ио линии 19 (ИИФ-у), если капал имеет возможность принять данные, блок / с задержкой, необходимой для компенсации разброса задержек в информационных шинах, выдает сигнал но линии 28 на установку триггера 13, сигнала «разрешения прпема ипформации по линии 26 па вентиль 10 и но лннин 25 устанавливает «1 в первый разряд регистра 5. Сигналы с регистра 5 и вентиля 10 открывают вентили }5i приема первого байта данных и данные поступают в канал по шинам 22. После сравнения схемой б содержания регистров 5 и 5 схема 16 через схему 8 и схему 7 нроизводит сдвиг во второй разряд регистра 5. Далее через вентили ISz осуществляется прием второго байта данных и т. д. до i-ro байта включительно. После выдачи массива (i байтов) схема 6 вырабатывает сигнал «совпадения, который блокирует схему 8 и одновременно через схему задержки 17 постуиает на схему 12, разрешая сброс триггера 13, который сбрасывается после сигнала ИНФ-А. После этого производится сброс регистра 15 и подготовка блока 1 к приему следующего масснва данных. Предмет изобретения Блок сопряжения селекторного канала с внешпимн устройствами, содержащий блок правления, триггер «информация от канала, вентили, регистр модификации и дешифратор, отличающийся тем, что, с целью повышения пропускной способности и сокращения времеин передачи массивов данных, он содер ит позиционный сдвиговый регистр, первую вторую схемы унравления, схему сравнения, хему синхронизации, схему сборки, выход хемы сравнения .подключен к первым .входам ервой и второй схем унравления и через лиию задержки и схему сброса - к триггеру информация от канала, нервый вход схеы сравнения соединен с выходом дешифраора режимов обмена данными, второй