ЮЗНАЯ Советский патент 1973 года по МПК G06F17/18 

1

Изобретение относится к технике измерений статических характеристик случайных процессов и предназначается для осуществления дискриминации по уровням амплитуд случайных процессов и может быть использовано в анализаторах законов распределений.

Известны цифровые дискриминаторы анализаторов функций и плотности распределения вероятностей значений случайного процесса, состоящие из пересчетных схем, триггеров, схем совпадений, линий задержек, переключателей установки уровня анализа и переключателей установки ширины дифференциального «окна.

Однако известное устройство имеет большой объем оборудования и ширина дифференциального «окна выбирается из условия , где , 2, ..., /г-1. Это обстоятельство существенно снижает эффективность использования прибора в целом, поскольку в нем исключается возможность установки дифференциального «окна произвольной ширины.

В предлагаемом дискриминаторе для его упрощения и расширения возможностей установки ширины дифференциального «окна выход старшего разряда двоичного счетчика подключен к управляющему входу первой схемы совпадения и через дифференцирующую цепочку, первую линию задержки, соответствующий переключатель ширины дифференциального «окна - к единичному входу каждого из п-1 младщих разрядов счетчика. Выход дифференцирующей цепочки соединен также с единичным входом триггера, нулевой выход которого, подключен к управляющему входу второй схемы совпадения. Выход последней через схему сборки соединен с нулевьш входом триггера, единичный выход которого подключен к управляющему входу третьей схемы совпадения, выход этой схемы соединен со счетным входом счетчика, а импульсный вход - с входной клем.мой дискриминатора, к которой подключен импульсный вход второй схемы совпадения. Второй вход схемы сборки, импульсный вход первой схемы совпадения, вход второй линии задержки и шина сброса счетчика соединены с управляющей клеммой дискриминатора, выход второй линии задержки через соответствующий переключатель ввода исходного уровня подключен к единичным входам каждого из п-1 младших разрядов счетчика, выход первой схемы совпадения соединен с выходной клеммой дискриминатора.

На чертеже представлена схема описываемого дискриминатора.

Цифровой дискриминатор состоит из входной информационной клеммы I, схемы совпадения 2, «-разрядного двоичного счетчика 3, двухвходовой схемы совпадения 4, дифференцирующей цепочки 5 триггера 6, схемы совпадения 7, сборки 8, линии задержки 9 и (п-1) выключателей 10, цепей сброса дискриминатора и многократного автоматического ввода в него числа, соответствующего уровню анализа при вычислении интегрального закона распределения, или уровня, соответствующего нижней границе дифференциального «окна при вычислении плотности распределения, в которых управляющая клемма 11, линия задержки 12 (п-1) выключателей 13 и двухвходовая схема сборки 8. Клемма 1 подключена к импульсному входу схем совпадений 7 и 2, выход последней связан со счетным входом счетчика 3, нулевой выход последнего разряда которого подключен к управляющему входу схемы совпадения 4 и к входу дифференцирующей цепочки 5, выход последней связан с единичным входом триггера 6 непосредственно, а через линию задержки 9 и замкнутые контакты переключателя 10 - соответственно с единичными входами каждого разряда двоичного счетчика 3, кроме п-го разряда. Клемма 11 связана с импульсным входом схемы совпадения 4 и с шиной сброса счетчика 3 непосредственно, а через второй вход схемы сборки 8, линию задержки 12 и замкнутые контакты (ft-1) выключателей 13 - соответственно с нулевым входом триггера бис соответствующими единичными входами каждого разряда счетчика 3, кроме п-го разряда. Единичный выход триггера 6 подключен к управляющему входу схемы совпадения 2, а нулевой выход связан с управляющим входом схемы совпадения 7, выход которой подключен ко второму входу схемы сборки 8. Выходная клемма 14 дискриминатора связана с выходом схемы совпадения 4. Линии задержки 9 м 12 характеризуются длительностью задержки , где /макс - максимально допустимая частота срабатывания используемого в дискриминаторе логического комплекса элементов. На информационную клемму 1 дискриминатора подается напряжение реализации E(t} исследуемого стационарного эргодического процесса в виде соответствующего пакета импульсов N. Частота импульсов в последовательности выбирается из условия f /макс. На управляющую клемму 11 подается импульс конца пакета импульсов, а перед началом работы - импульс начальной установки дискриминатора. В режиме определения интегрального закона распределения (функции распределения) на выходную клемму 14 в такте с концом входного пакета импульсов подается импульс только в том случае, если выполняется условиеE(f)E или , где - анализируемый уровень. В режиме определения дифференциального закона распределения (плотности распределения) на выходную клемму 14 в такте с концом пачки входных импульсов подается импульс только в том случае, если выполняется условие Е, Е (i} , -f А,, или Л Л Л + ЛЛ/,; где - нижняя граница дифференциального «окна ; Afi AA/i- ширина дифференциального «окна. Перед началом работы на выключателях 13 набирается дополнительный код числа что соответствует нижней границе дифференциального «окна при определении дифференциального закона распределения, или уровню анализа при определении интегрального закона распределения. На выключателях 10 набирается дополнительный код числа AAi-1. При работе устройства в режиме определения функции распределения все выключатели 10 должны быть разомкнуты. Р1мпульсом начальной установки, подаваемым на управляющую клемму 11, в п-1 младших разрядах счетчика 5 устанавливается дополнительный код числа , а триггер п-го разряда счетчика 3 и триггер 6 устанавливаются в нулевое положение. При этом схема совпадения 2 открыта, а схемы совпадения 4 и 7 закрыты. Рассмотрим работу устройства в режиме определения плотности распределения. На входную клемму ) подается пакет импульсов, количество Л которых соответствует ординате исследуемого процесса. Через схему совпадения 2 входные импульсы поступают на счетный вход счетчика 3, в п-1 младших разрядах которого записан дополнительный код числа NI. Если количество импульсов в пакете (т. е. (f)i), то триггер п-го разряда счетчика 3 остается в нулевом положении и схема совпадения 4 остается закрытой. Если же количество импульсов в пакете достигает числа A yYi (E(t)Ei), то п-1 младших разрядов счетчика 3 установятся в нулевое положение, а п-ый разряд - в единичное положение. Схема совпадения 4 открывается, одновременно с этим, кодовая единица, возникшая на выходе п-го разряда счетчика 3, пройдя через дифференцирующую цепочку 5, устанавливает триггер 6 в единичное положение. Схема совпадения 7 открывается, а схема совпадения 2 закрывается, т. е. счетный вход счетчика 3 отключается от информационного входа /. Если ((i)i), то последующий (Л1+1)-ый входной импульс не пройдет в счетчик 3, а через схему совпадения 7 и схему сборки 8 поступит на вход установки нуля триггера 6, последний окажется в нулевом положении, схема совпадения 2 откроется и свяжет информационный вход 1 дискриминатора со счетным входом счетчика 3. Следовательно, вход счетчика 3 блокируется 2 2 а время 2 т между моментом прихода yVi-го импульса и NWMenTOM возможного прихода {yVi+2)-ro импульса последовательности. За это время импульс кодовой единицы, возникший на выходе дифференцирующей

цепочки 5 и задержанный на время т -- в

/макс

ЛИНИИ задержки 9, через выключатели 10 занесет в п-1 младших разрядов счетчика 5 дополнительный код числа AjVi-1. Очередной ()-ой, а также все последующие импульсы пакета поступают на счетный вход счетчика 3. Если

1 , Л Л, -f ДЛ. (, ()Я, + ,

то п-ый разряд счетчика 3 остается в единичном положении и схема совпадения 4 открыта.

Если N NI-I-A.NI, то после импульса в счетчик 3 пройдет импульсов, так как (Л 1-|-1)-ый импульс в счетчике 3 не был пропуш,ен. Поскольку в л - 1 младших разрядах счетчика 3 зафиксирован дополнительный код числа AiVj-1, а га-ый разряд находит ся в единичном положении, то (Ni-{-ANi) импульс вызывает переполнение всего счетчика 3. При этом все разряды счетчика 3 окажутся в нулевом положении и схема совпадения 4 закрывается. Если N Ni-}-f Ni, то схема совпадения 4 останется закрытой, поскольку емкость счетчика 5 р1ассчитана на величину 2 -1-2Л„акс 2 макс. ЧТО исключает возможность повторного переполнения п-1 его младших разрядов.

И так, схема совпадения 4 находится в открытом состоянии только при выполнении условия

N,, + AN, (,(/),+А,)С прекрашением поступления входных импульсов на клемму // подается импульс конца пакета, который опрашивает схему совпадения 4j при этом на выходной клемме 14 формируется импульс, если выполняется условие

.+ ДЛ. (Е, Е((),+ Е,).

Импульс, поступивший па клемму 11, устанавливает счетчик 3 в нулевое положение непосредственно, а через схему сборки 8 производит установку нуля (при ) или A jVi+AiVi) пли подтверждает нулевое положение триггера 6, и, пройдя линию задержки 12, через выключатели 13 восстанавливает в п-1 младших разрядах счетчика 5 дополнительный код числа . Дискриминатор подготовлен к приему очередного пакета импульсов.

Предмет изобретения

Цифровой дискриминатор, содержащий п-разрядный двоичный счетчик, триггер, схемы совпадения и сборки, переключатели ввода исходного уровня и ширины дифференцпального «окна, линии задержки и дифференцируюшую цепочку, отличающийся тем, что, с целью упрощения дискриминатора и расширения его функциональных возможностей, в нем выход старшего разряда двоичного счетчика подключен к управляющему входу первой схемы совпадения и через дифференцирующую цепочку, первую линию задержки, соответствующий переключатель ширины дифференциального «окна - к единичному входу каждого из п-1 младших разрядов счетчика, выход дифференцирующей цепочки соединен также с единичным входом триггера, пулевой выход которого подключен к управляющему входу второй схемы совпадения, выход которой через схему сборки соединен с нулевым входом триггера, единичный выход которого подключен к управляющему входу третьей схемы совпадения, выход которой соединен со счетным входом счетчика, а импульсвый вход - с входной клеммой дискриминатора, к которой подключен импульсный вход второй схемы совпадения, второй вход схемы сборки, импульсный вход первой схемы совпадения, вход второй линии задержки и щина

сброса счетчика соединены с управляющей клеммой дискриминатора, выход второй линии задержки через соответствующий переключатель ввода исходного уровня подключен к единичным входам каждого из п-1 младших разрядов счетчика, выход первой схемы совпадения соединен с выходной клеммой дискриминатора.