УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ Советский патент 1973 года по МПК G06F11/10 

1

Изобретение отнооится к вычислитель-л технике, в частности, « устройствам для обнаружения .и иопразления ошибОК в системе остаточиых классов, я М01жет быть использовано при Построении надежных цифгровых устройств.

Известно устройство обнаружения и исправления информации, шредста-вленной в системе остаточных классов. Устройство содержит входной регистр, сумматоры по контрольны.м основа-ниям, выходы которых подключены ко вх-одаМ блока анализа -на 1нуль остатка по кОНтрольным осно ваНИЯ:м и блока ко«стант исправленяя ошибки, .подключенного к выходу блока определения места оши-бки. ОНО характеризуется последовательным выполнением операци; нулевизаЦИи для выявления ошибочной цифры в исходном числе и .недостаточным быстродействием.

ОПисываемое устройство отличается тем, чю в «его В|Ведены два блока .вычИсленИя «еточного раига числа, выходами- подсоедилеННые к сум1маторам по контрольным основаниям, блок храи-ения .к.оиста нт исправлением, входами лодключеННый к входному регистру, а выхода-ми под|Ключе1Н|НЫй ко входам су|.м,маторов по ко-нтрольным оопова иям .и входа м блоков вычисления .неточного ранга. Это увеличивает быстродействие устройства.

На чертеже по.каза1на блок-схема устройства контроля и исправления одиночных модульны.ч

ошибок с негочь:ыл вычисле-ннем ранга в одном из вариантов вь1поЛ|Нения.

Для более полного пояснения работы устройства приводится описание алгоритма обнаружения и исправления ошибки с использованием неточных значений ранга.

Олисание алгоритма. Устройство формирования ра«га существенаю сокращается в оборудовании, если вместо точного ранга и непозиционного кода с п символами формировать его пр Иблпженную величину Дл, примем J - i+;- где с - неопределенная величина, которая может принимать значения «О или «1.

Пусть задан непозиционный код (HI, 02, ..., аи). Под одиноч,ной ошибкой модульного тииа или просто модульной ошибкой понимается произвольное искажение одного из символов непозиционного кода. При этом предполагается, что искаженный символ принадлежит к клаосу символов по рассматривае мому модулю. Под операцией расширения лонилтается фар1мирование вычета по mod числа л, представленного «епозиционным кодом (аь оа, ..., an) по основаниям PI, р2, ..., Р. Олерация расширения требует точного восстановления величВны ранга непозщионного кода (оь

02, ...., On).

Аппаратура формирова-ния точного ранга ееизмерима с аппаратурой перевода числа, представленно-го «епозицио нным кодом, в непозиционный.

Устройство ооновайо на использовании в процессе декодирова«ия операции расши1рения с 1неточным фо рМИ:ро.ванием величины ранга, благодаря чему достигается существанное сокращение оборудовайия устройства декодирования.

ВозможНОСть .построения такого устройства обосновывается следующим 1П|редложение М. Условные о.боЗначен ия:

|Л:|Р - наименьший ,неот1рицательный вычет целого числ-а х чю modp;

q

целая часть от деления целого чисu j

ла X на ЧИСЛО р, в результате 1кото,рого получается остаток

t,PnQKiiKz - кодовый диапазон АУ ЦВМ, где Ki,K2 - контрольные основания, Q Pn-}-l;

-3Pii - V ;3Pn2 - диапазон допустимых значений ч.исла х.

Пусть I - синдром людульной оши|5ки, формируемый па основе операции расширения с оснований п на KiKz и с оснований Q на /Ci/C2 с нетомным определением рангов. Тогда синдром t, модульной 0Ш1габ КИ имеет структуру (/), если ошибка Vi имела место по олному из ooHOBaiHHU диапазона gPnQ,

+)l

IMKiKzKil 2 , L Pi

(ii), если ошибка VKi имела место по контрольному основанию К,

|SA/(i-/(2lXl/ 2,

S - I b(аналогично, если ощибка V/Co имела место но основанию Кг),

,|Л,/С2,

где (/(,-1Д/С, { P QKz}- i К,.)

Как следует из указанного П-редложения, ра:зброс синдрОМОв, связанный с |фо1р;МИ|рова.нием (Неточеного ранга, -невелик (определяется параметром р). Аналитическая форма синдромов указывает алгоритм им ос кий прием подбора .контрольных оснований К, Kz, удовлетворяющих требо:ванию разделимости ошибок.

Устройство Контроля и исправления информации со1де,рж.ит (см. чертеж) входной регистр 1, предназначенный для временного запомИ1на;н1Ия -остатков числа х по соответствующ.им модулям отдельно; устройство 2 для хр-анения констант исправления, представляющее собой односторонние долговременные запо минающие устройства для 1каждого ..модуля; блок 3, предназначенный для хра нения констант; 4 вычисления неточното ранга числа при расширении с оснований tPn на QK.K.2, состоящий из сумматоро.в 5, 6 ч схемы 7 а1}1алнза переноса из старшего разряда, соединенные параллельно-последовательно между собой; блок 5 вычисления неточного ранга числа при расщиренин с оснований Q на состоящий из сум.маторов 9, 10 схемы 11 анализа переноса из старшего разряда, соединенные последовательно-.параллельно .между собой; сумматоры 12, 13 по контрольным основаНИЯ1М, Предназначенные для сум мИрова-ния констащт при расширении .с Р ,на QKiK, поступающих из .устройства 2 и блока 4; сумматоры 14, 1-5 по контрольным основаниям, предназначенные для суммирования констант при расширении с Q на Pn/ i/C2, поступающих ИЗ устройства 2 И блока 3; блок 16 ко нстант исправления, представляющ.ий собой долговременное запоминающее устройство KOHCTaiHT исправления проверяомо.го числа х; блок анализа i/7 на нуль разности цифр по контрольным основаниям при расширении с t,Pn на QKiKz и цифр .по контрольным основаниям гари раСширении с Q на , П1редназначенный для вьгработки сигнала наличия или отсутствия ошибки в .проверяемом числе. Код проверяемого числа л; по шинам .принимается на входной регистр 7. ВыхОДные сигналы регистра подаются на (входы -блока 3 хранения констант. АдресоФ для обращения в блок констант служит код вычета, .записанный на входной регистр по 1соответствующе.му -основанию. С выходов блока 3 хранения констант коды .вычетов по контрольным оонова-ния.м поступают -на входы сумматоров J2, 13, 14, 15, а коды констант, .предназначенные для вы-числения неточных рантов числа, .-поступают на входы с}мматоров 5, 6 и 9, 10 блоков 4 и &.

Су мматО ры 5, 6 тл 9, 10 Представляют собой п одноразрядных су.мматоров.

Вырабатываемые в каждом разряде сум;матора cyiMiMa и перенос поступают в качестве Одного из .слагаемых одноименного и следующего соответственно разряда -последующих сумматоров. Сигналы переноса, вырабатываемые в старш-их разрядах сумматоров 5, 6 н 9, 10, а также сигнал с выхода схе.м 7, 11 анал1иза -переноса, подаются «а входы сумматоров по контрольным основанияим .12, 13 и 14, 15, та.к как эти сигналы .являются составляющими неточного ранта числа х. Сумматоры 12, 13 и 14, 15 сум мируют поступающие На ях входы коды по соотВетствующим кснтрольны-м основаниям при расширении числа в ту и другую . С выходов сум 1аторов но контрольным основаниям сигналы .подаются на входы ;блока 16 конста.нт исправления и блока /7 анализа (На нуль.

Блок 17 анализа на нуль представляет собой логическую схему сра.в-нения кодов контрольных логических оснований, ;поступающ.их с выходов сумматоров 12 и М, IS и 75.

ПрИ равенстве nonaipiHo этих кодов на выходе блока 17 вырабатывается сигнал правильности проверяемого числа. В противно.м случае вырабатызается сигнал наличия ошибки. Оба эти сигнала выдаются в схему упра.вления устройство.м -контроля и исправления. На выходах блока 16 констант исправления вырабатывается код ко-ррекции проверяемого числа х при наличии в нем ошибки. .Адресом для обращения в блок /5 констант исправления служит

раЗ 10СТЬ 15ЫЧСТОВ но контрольным OCiiOBailHHM,

вырабатываемая «а выходах су-мматоров /2, 13 и 14, 15.

Предмет изобретения

Устройство для обнаружения и иоправлен-ия ошибок в системе остаточных классов, содержащее входной iperHCTp, сумматоры по контрольным основаниям, выходы которых подключены ко входам блока анализа яа нуль остатка .по контрольным оснаваииям « блока ко«стант исправлеиия, отличающееся тем, что, с целью увел ичения быстродействия, в «его введены два блока вычисления щеточного раига числа, выходами подсоедш енные к сумматорам

по контрольным ооноваимям, блок хра.нения констант исправлением, входами подключенный к входному регистру, а выходами подключенный ко входам сумматоров по контрольным основаниям и входам блоков вычисления неточного

ранга.

Нод норрзмции

Сигнал ешиЬни