УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМДИФФЕРЕНЦИАЛЬНЫХ И АЛГЕБРАИЧЕСКИХУРАВНЕНИЙ Советский патент 1974 года по МПК G06G7/34 

1

Устройство относится к области аналоговой вычистительной техники.

Известно устройство для решения систем дифференциальных и алгебраических уравнений, содержащее две резисторно-ключевые матрицы, горизонтальные шины которых соединены с первыми входами соответствующего числа суммир|ующих олерационных усилителей первой и второй группы, третью и четвертую группы суммирующих операционных усилителей, входы которых непосредственно и через функциональные преобразователи подключены к выходам соответствующих суммирующих операционных усилителей лервой и второй группы, инверторы и ключи.

Недостатком известного устройства является невысокая точность решения.

С целью повышения точности предложенное |устройство содержит блоки задержки ло числу горизонтальных шин резисторно-ключевых матриц, которые включены между выходами суммирующих операционных усилителей третьей и четвертой группы и вторыми входами соответствующих сумм.ирующих операционных усилителей первой и второй группы. Выходы функциональных преобразователей соединены с третьими входами последующих по номеру оуммирующих операционных усилителей первой и второй групп. Выходы суммирующих операционных усилителей третьей и четвертой группы через ключи и инверторы подключены к вертикальным шипам соответственно второй и первой резисторно-ключевых матриц.

На чертеже нредставлепа схема предложенного устройства.

Оно состоит из (2/г-I) -п операционных усилителей 1 с проводимостями в цени обратной связи, предназначенных для суммирования входных сигналов (2k-I) п функциональных преобразователей 2, каждый из которых содержит два операционных усилителя с проводимостями в цени обратной связи и 2N диодных ячеек, где Л п-ьП, п - порядок уравнения,

k - количество разрядов числа, П - количество единиц, приходящих с устройства переноса младшего разряда.

(2/г-1) -п операционных усилителей 3 с нроводимостями в цепи обратной связи предназначены для суммирования ауммарных сигналов с выхода операционных усилителей / и сипналов с выхода функционального преобразователя 2.

U,(t) Un, t/,2, ..., f/i;., t/2(0

U,i, t/22, ..., U,,,..., U,,(t) Unl, Un2,..., Unh.

Устройство содержит также 2К п проводимостей, 2k инверторов 4, которые замыкаются в зависимости от вида решаемого уравнения, 2k п ключей и {2k-1) -п блоков задержки 5.

Лредложенное устройство работает следующим образом.

Для системы дифференциальных уравнений второго норядка ири поступлении на вход устройства векторов напряжений Ui(t), U2(t), V(t), (0 в момент времени А/ 0 на выходе операционных усилителей 3 и 3 образуется результат по формуле Р 5-2.11, где

Р - результат на выходе усилителей 3 иЗ,

S - суммарный сигнал на выходе усилителей 7 и /,

П - количество единиц переноса в старший разряд.

При образуется результат без учета переноса

0.

u,(t) + ur,, 6. + f;y;;

U,(t} U,,+U°n, Ul2 + ffl I r; 0 I ifl Ul (t)Un + Un, UfT-r-Ui.,;

it //O I //° ° //° U-2 (I) - U2l + СУ21, f22 -r

Полученный результат через устройство задержки (время задержки А) поступает на вход суммирующих усилителей / и 1 соответственНО с усилителей 8 и 5. Результат с усилителей 3 и 5 через проводимости (инверторы 4 в зависимости от вида решаемого уравнения) поступает на входы суммирующих усилителей.

При t fi через Аг устройство получает следующий скачок напряжения

(и, i/y (ull i/tO ( u,

на выходе устройства образуется новый результат

U,(f) U°(t) + Ull + Ul,;

U,(t} U2(t) + ul, + Ul,

u(t)uT{t) + ul + u,

u7(t)u,(t) + ,,

(Jl(t)Ur(t) + U:i + Ul, нг.л.

u,(t) u°,(t)+ul(t)+,..., + uT(t),

U,(t) (t)+U,(t)+,...,+U(t},

ul(t) uT(t) + u(i)+,..,, + ul(t), ul (t) ul (0 + ul(t)+,..., + ul (t),

где: At - шаг дискретизации,

т - количество шагов интегрирования. При решении алгебраических уравнений необходимо отключить блоки задержки 5.

Предмет изобретения

Устройство для решения систем дифференциальных и алгебраических уравнений содержащее две резисторно-ключевые матрицы, горизонтальные шины которых соединены с первыми входами соответствующего числа

суммирующих операционных усилителей первой и ,вто(рой |Гру1П1пы, третью и чет(вертую группы суммирующих операционных усилителей, входы которых непосредственно и через ф(ункциональные преобразователи подключены к

выходам соответствующих суммирующих о.перационных усилителей первой и второй группы, инверторы и ключи, отличающееся тем, что, с целью повышения точности, оно содержит блоки задержки по числу горизонтальных

шин резисторно-ключевых матриц, которые включены между выходами сумм-ирующих операционных усилителей третьей и четвертой грунпы и вторыми входами соответствующих суммирующих операционных усилителей первой и второй групп, выходы функциональных преобразователей соединены с третьими входами последующих по номеру суммирующих операционных усилителей первой и второй группы, .выходы оу/ммирующИХ ОПерациониых

усилителей третьей и четвертой группы через ключи и инверторы подключены к вертикальным щина1м соот1вет1ствен1но второй и первой резисторно-ключевых матриц.