БАЛАНСНЫЙ КОМПАРАТОР Советский патент 1974 года по МПК G05B1/01 

1

Изобретение относится к области автоматического управления, измерительной и вычислительной техники и может использоваться при построении быстродействующих кодирующих преобразователей напряжения.

Известны схемы устранения перегрузок на входе высокоточных компараторов, в которых в качестве входного каскада использовано специальное устройство, представляющее собой дифференциальный ограничитель разностного сигнала.

Однако для известного устройства необходимо строго подбирать используемые транзисторы и применять дополнительный каскад на входе компаратора с коэффициентом передачи, близким к единице, что приводит к увеличению величины теплового дрейфа.

Целью изобретения является снижение динамической ошибки, новышепие быстродействия балансного комнаратора.

Это достигается тем, что в первом каскаде предлагаемого компаратора, выполненном по балансной схеме, параллельно основному транзистору каждого плеча балансной схемы подключен дополнительный транзистор, база которого подсоединяется к источнику тока и через резистор к базе основного транзистора противоположного плеча. Это исключает динамические перегрузки ia входе.

На чертеже показана схема предлагаемого балансного компаратора.

Схема содержит два основных транзистора 1 и 2, на базы которых подаются входные сигналы, два дополнительных трапзистора 3 и 4, резисторы 5 и 6 и источники 7 и 8 отрицательного тока. Эмиттерный ток транзисторов задается от источника 9 отрицательного тока (при смене типа проводимости транзисторов следует использовать источники положительпого тока). Выходные сигналы каскада снимаются с резисторов 10 и 11.

Для предотвращения динамических перегрузок любая разность входных сигналов должна восприниматься компаратором как величина, незначительно отличающаяся от порога срабатывания всей схемы. Это достигается в компараторе с предлагаемым каскадом следующим образом.

При зпачительном превышении уровня сигнала на базе, например, транзистора 1 над уровнем на базе транзистора 2 транзисторы 2 и 3 запираются, а потенциал на базе трапзистора 4 оказывается меньше потенциала базы транзистора 1 лищь на величину падения напряжения на резисторе 6. При соответствующем подборе сопротивления резистора 6 и величины тока источника тока 8 падение напряжения может быть выбрано равным или неМНОГО превышающим порог срабатывания

компаратора. В этом случае транзисторы 1 и 4 работают в линейном режиме, причем надение напряжения на резисторе 6 воспринимается компаратором как разность входных сигналов. При обратном соотношении уровней входных сигналов выключаются транзисторы 1 и 4, а в линейном режиме работают транзисторы 2 и 3. Падения напряжения на резисторах 5 и 6 равны между собой.

Таким образом, при большой разности входных сигналов она заменяется падением напряжения на одном из резисторов 5 и 6, и тем самым исключаются большие динамические перегрузки.

Предмет изобретения

Балансный компаратор, содержащий балансную схему сравнения на транзисторах и источники тока, отличающийся тем, что, с целью повышения быстродействия и снижения динамической ошибки, он содержит дополнительные транзисторы, каждый из которых подключен параллельно соответствующему основному транзистору балансной схемы сравнения, базы дополнительных транзисторов соединены с соответствующим источником тока и базой основного транзистора противоположного плеча.

+