Многоустойчивый компаратор напряжения Советский патент 1983 года по МПК H03K5/24 G05B1/01 

Устройство относится к информации онно-преобразовательной технике и может быть использовано для построения быстродействующих параллельна последовательных аналого-цифровых преобразователей, а также различных контрольно-измерительных устройств, классификаторов и анализаторов парамет- ров электрических сигналов.

Известны многопорогрвые устро.Яства сравнения, у котЪрых входное напряжение преобразуется в унитарный единичный код, при котором сигнал единица появляется на выходах всех каскадов, ,у которых опорные (порюговые) уровни меньше, чем величина вход ного-напряженйяЕООднако данные устройства имеют низкую чувствительность и надежность, поскольку у них возможны неопределенные состояния и сбой, что ограничивает область их применения и требует введения Дрполнительн1:ДХ узлов.

Наиболее близок к предлагаемому многоустойчивый компаратор напряжения, содержащий h идентичных дифференциальных каскадов с транзисторными -генераторами тока в эмиттерных цепях сравнивакпоих транзисторюв,. базы которых подключены соответственно

к источнику преобразуемого напряжения м источникам опорных напряжений, причем ;Комплекторы разиоименны сравнивакяцих транзисторов соседних каскадов подключены к шине.питания через общие коллекторные резисторы. Введением регенеративной обратной связи между соседними каскадами, осуществляемой с помоцью выходного транзис10торного ключа и дополнительного транзистора, образующего сравнивающую пару с транзистором генератора тока соседнего дифференциального каскада, обеспечивается надежное переключе15ние многоустойчивого компаратора к . получение на его выходах позиционного единичного кода. Этим устраняются сбои и повышается надежность работыСа.

20

Недостатком известного устройства являются потери в быстродействии, возникающие из-за насыщения транзисторов регенеративной обратной связи и влияния интегрирующих цепочек, обра25зуемых высокоомными токоограничиваю- щими резисторами и паразитными емкостями. Последние не только затягивают время переключения, но и- ухудшают чувствительность компаратора, так

30 как часть полезного сигнала теряется . на;них. На точности известного устройства, кроме того, отрицательно ск зываются изменения нагрузки, влияющие на глубину регенеративной обратной связи. Цель изобретения - повышение быст родействия и точности сравнения. Поставленная цель достигается тем,что в устройство,с здержащее| } вх ных дифференциальных каскадов на транзисторах, базы которых соответственно подключены к источнику входного напряжения и источнику опорных напряжений, коллекторы транзисторов соседних каскадов попарно объединены и подключены через коллекторные резисторы к шине первого источника напряжения, а эмиттеры транзисторов каждого каскада через транзисторный генератор тока и токостабилизирующий резистор соединены с шиной второго источника напряжения, базы транзисто ров всех генераторов тока подключены к третьему источнику напряжения, источник смещения, транзисторы и резисторы,, введены И выходных дифференциальных каскадов, собранных на транзисторах противоположной проводимости транзисторам входных дифференциальных каскадов с общим источ НИКОМ тока, причем базы транзисторов выходных дифференциальных каскадов подключены к источнику смещения, а коллекторы транзисторов первого пл ча соответственно подключены к выход ным ишнам устройства и через нагрузочные резисторы к общей шине, коллекторы транзисторов второго плеча выходных дифференциальных каскадов соответственно подключены if. общей то ке токостабилизирующего резистора и транзисторного генератора тока предыдущего входного дифференциального каскада, а эмиттеры транзисторов каждого выходного -дифференциального каскада соответственно через переход коллектор-эмиттер транзистора и общий.для всех выходных дифференциальных каскадов источник тока соединены с шиной первого источника напряжения а базы транзисторов соответственно соединены с попарно объединенными ко лекторами транзисторов входных дифференциальных каскадов. На чертеже приведена принципиальная электрическая схема предлагаемого устройс тва. Схема содержит W каскадов дай из которых содержит входной диффер циальный каскад 2, выходной дифферен циальный каскад 3, общий для всех каскадов источник 4 тока, источники 5-8 напряжения и коллекторные резис торы 9. Входной дифференциальный каскад 2 содержит транзисторы и-р-и (один опорный 10, другой входной 11) , причем в цепь эмиттеров транзисторов 10 и 1 включен генератор тока, выполненный на транзисторе 12 и токостабилизируювдем резисторе 13. аза токостабилизирующего транзистора соединена с источником 8 напряжения. Базы всех опорных транзисторов 10 соединены с входной-шиной,. а базы всех входных транзйсторов 11 соответственно соединены со своими источниками опорных напряжений. I, Выходной дифференциальный каскад 3 содержит транзисторы 14-1бр-It-fi типа, при этом базы транзисторов 14 и 15 соединены с источником напряжения б, коллекторы транзисторов 16 соответственно соединены со своими выходньнли шинами и через нагрузочный резистор 17 с общей шиной, коллектор транзистора 14 соединен с токостабилизирующим резистором 12 предЕлдущего каскада. . Эмиттеры транзисторов 14 и 15 через переход коллектор-эмиттер транзистора 16 подключены к источнику 4 тока, а базы транзистора 16 - к коллекторному резистору 9. Устройство работа.ет следующим об разом. Пусть в исходном состоянии входное напряжение компаратора Ux 0. Тогда транзисторы 11 каскадов 2 заперты, а транзисторы 10 открыты, так как к базам этих транзисторов приложены опорные напряжения Ugyj;. Для нормальной работы устройства необходимо, чтобы величина минимального опорного напряжения UQJ, и разность между опорными напряжениями соседних дифференциальных каскадов были не меньимми напряжения переключения дифференциального каскада. Через открытые транзисторы 10 протекают токи генераторов тока, Определяемые сопротивлениями резисторов 13.Эти токи создают на резисторах 9 падения напряженияj,-;. которые недостаточны для отпираПИЯ Транзисторов 16. В силу малости начальных токов транзисторов можно считать коллекторные токи транзисторов 16, а следовательно, и коллекторные токи транзисторов 14 и 15, равными нулю. Таким образом, на всех выводах многоустойчивого компаратора при U;jf О будут нулевые уровни. Это состояние не изменится до тех пор, пока U не превысит значение Ток генератора 7 первого каскада начнет перераспределяться между транзисторами 10 и 11. Через коллекторный резистор 9 первого каскада в этом случае протекает ток 1,5/,- , что вызывает падение напряжения на нем, достаточное для отпирания транзистора 16 первого каскада. На его нагрузочном резисторе 17 создается падение напряжения, которое воспринимается как 1. На выходах устройства при . S ид станавливается код 1000,..О, Аналогично при превышении входным напряжением уровня Ufl код на выходах устройства изменяется на .0100...О, который сохраняется до тех лор, пока U s Uon.

Действительно, с повышением напряжения Uд„, -увеличивается и: падение напряжения на общем коллекторном резисторе 9 второго и третьего каскада г прскольку растет коллекторный ток тран зистора второго каскада 11. При достижении этим током максимального значения напряжение на резисторе 9 Ugvj Ец,- Zip R не изменяется до тех пор, пока не начнет открываться транзистор 11 третьего каскада. Так как ток генератора Эг Dj- , при иоу,,ачинает niepeраспределяться между транзисторами 10 и 11 третьего каскада« то уменьшение коллекторного тока транзистора 10 приводитК уменьшению падения напряжения на общем резисторе 9 второго и третьего каскада. Однако до тех пор, пока U и уцколлекторный ток транзистора 15 третьего каскада остается меньшим коллекторного тока транзистора 10, напряжение U остается более отрицательным, чем в остальных каскадах и код 01000....О на выходах устройства сохраняется.

Как только ВХОДНОЙ напряжение и превысит значение , напряжение на базе транзистора 16 третьего каскада Uf, становится более отрицательным чем на базе транзистора 16 соседнего второго каскада

V H-t:Jr+3)R97Ug --E -(OKn)R9,

где коллекторные токи транзисторов 10, 11 соответт ственно/

и происходит Триггерное переключение компаратора в новое устойчивое состояние О010...О. Триггерное переключение устройства обеспечивается регенеративной обратной связью, дей-ствующеймежду соседними каскадами. Поскольку эмиттеры транзисторов 16 всех каскадов-3 объединены и подключены к общему генератору 4 тока, то приотпирание одного из этих транзисторов автоматически приводит в подзапиранию остальных. Приотпирание транзистора 16 третьего каскада при УЧ ЦОИ ПРИВОДИТ к появлению кол- . лекторного тока, которьсй поровну перераспределяется между транзисторами 14 и 15. Отпирание транзистора 15 приводит к появлению напряжения на третьем выходе ксшпаратора, а появление коллекторного тока транзистора 14 третьего каскада приводит к уменьшению тока генератора второго каскада 3fb,так как часть тока, ус-г танавливаемая токозадакицим резистором 13, начинает ответвляться в коллекторную цепь транзистора 14.

Уменьшение г. приводит к повышению напряжения UjVj, а следовательно, к еще большому запиранию транзистора 16 второго каскада. Транзисторы 16 остальных каскадов нгщежно заперты, так как напряжения на их базах Е,- If--R значительно выше,

чем напряжения ,п . Подзапирание тразнстора 16 второго каскада ведет к еще большему отпиранию транзистора 16 третьего каскада, а следовательно/к еще большему росту коллекторного тока транзистора 14 и т.д. Развиззается регенеративный процесс, приводящий к скачкообразному переключению схемы в состояние 0010...О из состояния 0100..О В новом устойчивом состоянии, продолжающемся до тех пор, пока Uj),,j и :S Uoj7y весь ток генератора 14 протекает через транзистор 16 третьего каскада и делится между транзисторами 14 и 15 пополам. Ток транзистора 1-5,: протекая через нагрузочный резистор 17, создает на нем падение напряжения, воспринимаемое как 1, а коллекторный ток транзистора 14 удерживает соседний каскад с меньшим опорйым напряжением Ц) Цч в состоянии О..

Таким образом, изменение величины входного напряжения компаратора приводит к-изменению позиции единицы на выходах устройства. Она будет появляться на идходе того j-ro каскада, для которого в данный момент выполняется условие UQJ, U s UOWCJH)

Выбором соответствующего напряжения смещения E J | ycтpaняeтcя режим насьвцения транзисторов 14-16. Так как все транзисторы устройства работают в активнсял режиме, то повышает-, ся быстродействие устройства. Необходимая величина максимального коллекторного тока транзисторов 14 устанавливается с помощью генератора 4 тока, благодаря чему исключается необходимость в токоограничивающих резисторах и повышается чувствитель-. ность компаратора.

Нагрузка также не оказывает влияния на чувствительность устройства, так как нагрузочные резистор включены в коллекторные цепи транзисторов 15 и их сопротивления не ска-, зываются на режиме работы транзисторов каскадов и глубине регенеративной обратной связи. Отсутствие высокоомных токоограничивающих резисторов упрощает также реализацию устройства в интегральном исполнении.

Облегчается согласование многоустойчивого компаратора напряжения с другими устройствами, поскольку его выходные сигналы представляют собой однополярныеС положительные имп сы, амплитуду которы) (уровень единицы) можно устанавливать путем изменения сопротивления резисторов. Работоспособность предлагаемого уст ройства, в отличие от известного многоустойчивого компаратора, не на рушается даже при нулевых значениях сопротивления нагрузки. Формула изобретения Многоустойчивый компаратор напря жения содержащий И. входных дифференциальных .каскадов на транзисторах, базы которых соответственно подключены к источнику входного напряжения и источнику опорных напряжений, коллекторы транзисторов соседних каскадов попарно объединен и подключены через коллекторные резисторы к шине первого источника напряжения, а эмиттеры транзисторов каждого каскада через транзисторный генератор тока и токостаЬилизирующий резистор соединены с шиной второго источника напряжения, базы транзисторов всех генераторов тока подключены к третьему источнику напряжения, источник смещения, транзи торы -и резисторы, отличающ и и с я тем, что, с целью повыше ния быстродействия и точности сравнения, в него введены ИЬ выходных дифференциальных каскадов на транзисторах противоположной проводимости транзисторам входных дифференциальных каскадов с общим источником тока, причем базы транзисторов выходных дифференциальных каскадов подключены к источнику смещения, а коллекторы транзисторов первого плеча соответственно подключены к вьосодным шинам устройства и через нагрузочные резисторы к общей шине, коллекторы транзисторов второго плеча выходных дифференциальных каскадов соответственно подключены к общей точке токостабилизирующего резистора и транзисторного генератора тока предыдюцего входного дифференциального каскада, а змиттеры транзисторов каждого выходного дифференциального каскада соответственно соединены через переход коллектор-змиттер транзистора и общий для всех выходных дифференциальных каскадов источник тока с шиной первого .источника напряжения, а базы транзисторов соответственно соединены с объединенными коллекторами транзисторов входного дифференциального каскада. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР №773568, кл, G 05 В 1/01, 23;10.80. 2.Авторское свидетельство СССР 660226, кл. Н03 К 5/24, 30.04.79.xO

J

Ч. I

ho::§ .00