Дифференциальный усилитель Советский патент 1985 года по МПК H03F3/45 

Изобретение относится к радиоэлектронике и может использоваться в качестве входного каскада в компараторах и переключателях тока.

Известен дифференциальный усилитель (ДУ), содержащий входной дифференциальный каскад, выполненный на первом и втором транзисторах и стабилизаторе тока 1.

Однако быстродействие этого дифференциального усилителя в режиме большого сигнала находится в прямой зависимости от уровня выходного токостабилизатора, в такой зависимости находится и уровень входных токов смещения, что определяется использованием в качестве стабилизатора тока источника неизменного тока.

Наиболее близким к изобретению по технической сущности является ДУ, содержащий первый и второй транзисторы, базы которых являются соответствующими вхо.дами ДУ, эмиттер первого транзистора соединен с объединенными эмиттерами третьего и четвертого транзисторов, базы которых объединены и подключены к коллектору четвертого транзистора и коллектору пятого транзистора, база которого через источник напряжения смещения соединена с соответствующей щиной источника питания, к которой подключен первый вывод резистора, а коллектор третьего транзистора соединен с базой щестого транзистора, при этом первый, второй и пятый транзисторы имеют структуру, противоположную структуре третьего и четвертого транзисторов 2.

В известном устройстве также использован источник переменного тока, выполненный на транзисторе с общим эмиттером. Токостабилизатор такого типа, обеспечивая относительную стабильность собственного выходного тока, не обеспечивает неизменность суммарного тока смещения усилительных транзисторов ДУ при работе с входными сигналами, обладающими, высокой скоростью нарастания и больщой амплитудой, существенно превышающей входной активный диапазон ДУ. Этому способствует паразитная емкость, образованная параллельным соединением емкости перехода коллектор-база транзистора токостабилизатора и емкостей переходов эмиттер-база усилительных транзисторов, шунтирующая выход стабилизатора. Практически не влияя на малосигналь.ные характеристики ДУ, эта емкость существенно ухудщает скоростные параметры усилителя в режиме большого сигнала, который характерен для входных каскадов компараторов и для .переключателей тока. Из-за асимметрии входных характеристик реальных усилительных приборов скоростные параметры ДУ зависят от полярности перепада входного напряжения, причем входным сигналам, полярность которых соответствует открыванию входных усилительных приборов плеч ДУ, соответствует значительно меньшая задержка переключения выходного тока, определяемая частотными свойствами усилительных приборов,

нежели входным сигналам запирающей полярности. При запирающем входном перепаде, поданом на вход одного из плеч ДУ, и состоянии отсечки в другом плече превышение скорости нарастания входного сигнала над скоростью перезаряда паразитной емкости входным током токостабилизатора приводит к одновременному запиранию обоих плеч ДУ. Аналогичная ситуация возможна и при синфазном входном сигнале запирающей полярности. При этом восстановление нормального функционирования ДУ происходит с некоторой задержкой, определяемой амплитудой входного переключающего сигнала, величиной паразитной емкости и выходным током токостабилизатора.

Цель изобретения - увеличение быстродействия при одновременном уменьшении входных токов смещения.

Цель достигается тем, что в дифференциальном усилителе, содержащем первый и второй транзисторы, базы которых являются соответствующими входами дифференциального усилителя, эмиттер первого транзистора соединен с объединенными эмиттерами третьего и четвертого транзисторов, базы которых объединены и подключены к коллектору четвертого транзистора и коллектору пятого транзистора, база которого через источник напряжения смещения соединена с соответствующей шиной источника питания, к которой подключен первый вывод резистора, а, коллектор третьего транзистора соединен с базой шестого транзистора, при этом первый, второй, и пятый транзисторы имеют структуру, противоположную структуре третьего и четвертого транзисторов, эмиттер пятого транзистора соединен с эмиттером шестого транзистора, включенного по схеме с общим коллектором, структ-ура которого одинакова со структурой третьего и четвертого транзисторов, а база подключена к второму выводу резистора, при этом эмиттер второго транзистора подключен

j к эмиттеру первого транзистора, а коллекторы первого и второго транзисторов являются выходами дифференциального усилителя.

На чертеже представлена принципиальная электрическая схема дифференциального усилителя.

0 Дифференциальный усилитель содержит первый, второй, третий, четвертый, пятый и шестой Т15анзисторы 1-6, источник 7 напряжения смещения и резистор 8.

Дифференциальный усилитель работает следующим образом.

При подаче питания и подключения обоих входов дифференциального усилителя к источникам входного сигнала, падение напряжения на резисторе 8 оказывается равным нулю, при этом за счет источника 7 напряжения смещения, напряжение которого выбрано, несколько большим падения на база-эмиттерных переходах пятого и шеетого транзисторов 5 и 6, в коллекторных цепях этих транзисторов начинает протекать ток. Напряжение на эмиттерах третьего и четвертого транзисторов 3 и 4, образующих структуру «токового зеркала, определено напряжением на эмиттерах первого и второго транзисторов 1 и 3 и примерно равно напряжению источника входного сигнала с большим потенциалом. Ток коллектора пятого транзистора 5 отражается схемой «токового зеркала и по цепи коллектора третьего транзистора 3 поступает к резистору 8, при этом увеличение падения напряжения на резисторе 8 способствует уменьшению коллекторных токов пятого и шестого транзисторов 5 и 6. Таким образом, управляемый источник тока (УИТ), выполненный на третьем, четвертом, пятом и шестом транзисторах 3-6, источнике 7 напряжения смещения и резисторе 8, является структурной с глубокой отрицательной обратной связью по току, позволяющей обеспечить высокую стабильность его параметров. Выходной ток УИТ, определяемый суммой коллекторных токов третьего и пятого транзисторов 3 и 5, при равных п; ощадях эмиттеров третьего и четвертого транзисторов 3 и 4 равен удвоенному значению тока коллектора пятого транзистора 5 и определяется в соответствии с выражением: 1ьь« . где 1ьы:г - выходной ток УИТ; to - напряжение источника 7 на..пряжения смещения; - прямое смещение базо-эмиттерных переходов соответствующих транзисторов; R величина сопротивления резистора 8. Равенство температурных коэффициентов изменения I, и прямого смещения базо-эмиттерных переходов пятого и щестого транзисторов 5 и б, обеспечиваемое методами интегральной технологии, позволяет получить высокую- термостабильность выходного тока УИТ. Выходная проводимость УИТ при небольших выходных токах определяется, в основном, выходной проводимостью третьего и пятого транзисторов 3 и 5 и глубокой обратной отрицательной связью по выходному току и при прочих равных условиях примерно равна выходной проводимости пассивного токостабилизатора, выполненного на транзисторе с общей базой. Паразитная емкость, шунтирующая выход УИТ, определяется суммой емкостей коллектор - база третьего и пятого транзисторов 3 и 5 и емкостей база - эмиттер первого и второго транзисторов 1 и 2. При выполнении на дискретных элементах значительной является также емкость корпуса третьего и четвертого транзисторов 3 и 4 относительно общей шины. Использование структуры «токового зеркала на третьем и четвертом транзисторах 3 и 4 позволяет осуществить контроль тока смещения ДУ в любом режиме, в том числе и емкостной составляющей этого тока, причем без ухудщения экономичности ДУ, поскольку весь рабочий ток УИТ является током смещения первого и второго транзисторов 1 и 2. База и эмиттер третьего транзистора 3 закорочены по переменному напряжению четвертым транзистором 4 в диодном включении, поэтому третий транзистор 3 в одинаковой степени чувствителен к изменению тока смещения первого и второго транзисторов 1 и 2 как за счет перезаряда их базоэмиттерных емкостей, так и за счет перезаряда емкостей база-коллектор третьего и пятого транзисторов 3 и 5. Поэтому на открывающем входном сигнале, например синфазном, когда паразитная емкость, заряжаясь, увеличивает суммарный ток смещения первого и второго транзисторов 1 и 2, увеличивается коллекторный ток третьего транзистора 3, отражая зарядный ток емкости коллектор - база пятого транзистора 5, который совместно с зарядным током емкости коллектор - база третьего транзистора 3 приводит к увеличению падения напряжения на резисторе 8, уменьщению коллекторного тока пятого и щестого транзисторов 5 и 6 и ослаблению емкостного вклада в выходном токе ДУ. При запирающем входном сигнале, синфазном или дифференциальном, уменьшение тока, втекающего в УИТ со стороны первого и второго транзисторов I и 2 дифференциальной пары, сопровождается уменьшением падения на резисторе 8, вплоть до полного исчезновения тока в коллекторной цепи третьего транзистора 3, что приводит к увеличению коллекторного тока пятого и шестого транзисторов 5 и 6, примерно в В раз, где В - коэффициент усиления тока в структуре пятого и шестого транзисторов 5 и 6. Очевидно, что быстродействие ДУ в таком режиме улучшается примерно в В/2 раз, причем от источников питания ДУ не потребляется дополнительная мощность, кроме энергии, расходуемой на перезаряд паразитной емкости. Больщой коэффициент усиления тока в структуре УИТ при исключительно высоком его быстродействии, определяемом малой величиной сопротивления резистора 8 и отсутствием эффекта Миллера, позволяет устранить емкостные эффекты при работе ДУ в режиме большого сигнала запирающей полярности и значительно их ослабить для сигналов открывающей поляриости. При этом скоростные характеристики ДУ на запирающем сигнале, определяемые величиной максимального выходного тока УИТ, даже с учетом возрастания паразитной емкости в его структуре, перестают определяться током смещения каскада в режиме покоя и приближаются к частотным характеристикам применяемых усилительных приборов. Структура УИТ является унив.ерсальной и позволяет различными способами осуществить питание дифференциальной пары, которую можно включить, например, между коллектором третьего транзистора 3 и базой шестого транзистора 6, или между коллектором пятого транзистора 5 и базой третьего транзистора 3. В первом случае эмиттеры транзисторов дифференциальной пары соединяются с коллектором третьего транзистора 3, а во втором - с коллектором пятого транзистора 5, причем в обоих случаях эмиттеры третьего и шестого транзисторов 3 и 6 соединяются с другой шиной питания. а структура транзисторов входной дифференциальной пары совпадает со структурой того транзистора, к коллектору которого они подключены. Принцип функционирования УИТ при этом сохраняется, однако такие схемы включения требуют симметричной входной нагрузки со стороны последующих каскадов и менее экономичны, поскольку используют лишь половину рабочего тока УИТ. Следует отметить, что управляемый источник тока не является улучшенным вариантом обычного пассивного токостабилнзатора и не заменяет его. Доказательством тону является невозможность использования УИТ в качестве линейной нагрузки усилительных, каскадов и высоким выходным сопротивлением из-за нелинейности реализуемой функции передачи. Являясь двухполюсником в основном включении, УИТ не может также рассматриваться в качестве схемы стабилизации режима. Таким образом, применение УИТ в составе ДУ позволяет принципиально изменить свойства этого каскада, обеспечивая симметрию его свойств не только для малых, но и для больших сигналов, а это позволяет увеличить быстродействие ДУ при меньшем токе смещения.

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ, содержащий первый и второй транзисторы, базы которых являются соответствующими входами дифференциального усилителя, эмиттер первого транзистора соединен с объединенными эмиттерами третьего и четвертого транзисторов, базы которых объединены и подключены к коллектору четвертого транзистора и коллектору пятого транзистора, база которого через источник напряжения смещения соединена с соответствующей шиной источника питания, к которой подключен первый вывод резистора, а коллектор третьего транзистора соединен с базой шестого транзистора, при этом первый, второй и пятый транзисторы имеют структуру, противоположную структуре третьего и четвертого транзисторов, отличающийся тем, что, с целью увеличения быстродействия при одновременном уменьшении входных токов смещения, эмиттер пятого транзистора соединен с эмиттером шестого транзистора, включенного по схеме с общим коллектором, структура которого одинакова со структурой третьего и (П вертого транзисторов, а база подключена к второму выводу резистора, при этом эмиттер второго транзистора подключен к эмиттеру первого транзистора, а коллекторы первого и второго транзисторов являются выходами дифференциального усилителя. О5 ;о tsd