Многоканальная дискретно-аналоговая суммирующая линия задержки Советский патент 1974 года по МПК H03K5/159 

1

Изобретение относится к радиотехнике и может быть использовано для суммирования импульсных сигналов, запаздывающих во времепи относительно друг друга.

Известна многоканальная дискретно-аналоговая суммирующая липия задержки, содержащая устройства задержки, каждое из которых имеет двухтактные многоемкостные дискретно-аналоговые линии задержки, включенные через двухвходовые сумматоры последовательно друг с другом, тактовые входы которых подключены к генератору тактовых импульсов, при этом один из выходов генератора тактовых импульсов связан с распределителем импульсов, выходы которого подсоединены к управляющим входам ключе, коммутирующих запоминающие конденсаторы линий задержки.

Цель изобретения - расщирение динамического диапазона многоканальной дискретноаналоговой линии задержки.

Для этого в нее введен многовходовый сумматор, входы которого подключены к выходам устройств задержки, а вторые входы двухвходовых сумматоров, входы каждого из устройств задержки и один из входов многовходового сумматора подключены к источникам входных сигналов.

На фиг. 1 приведена функциональная схема двухканальной дискретно-аналоговой суммирующей линии задержки; на фиг. 2 - полная функциональная с.хема многоканальной дискретно-аналоговой суммирующей линии задержки; на фиг. 3 - диаграммы напрял ений в различных точках двухканальной дискретноаналоговой суммирующей линии задерл{ки. Предлагаемая линия задержки состоит из т каналов, имеющих по q ячеек в каждом канале, представляющих собой устройства задержки, каждое из которых имеет двухтактные многоемкостные дискретно-аналоговые линии задержки. Последний канал имеет на одну ячейку меньще, чем все остальные. На эти каналы подается п импульсов. Следовап

тельно, на каждый канал подается по - импульсов.

Для простоты рассматривается многоканальная дискретно-аналоговая суммирующая линия задержки, которая имеет два канала (т 2), содержащих по две ячейки (q 2). Первый канал имеет на одну ячейку больще, т. е. три ячейки.

Число импульсов, подаваемых на такую линию задержки, равно щести (n q т-}-т 2-2 + 2 6).

Двухканальная дискретно-аналоговая суммирующая линия задержки содержит ключи I -12; ключи 13-22, коммутирующие конденсаторы; запоминающие конденсаторы 23-32, коммутируемые ключами 13-22; промежуточные конденсаторы 33-37; двухвходовые сумматоры 38-40; генератор тактовых импульсов 41; распределитель импульсов 42; многовходовый сумматор 43; импульсы последовательностей Ui и бг, стробирующих ключи 1 - 12; импульсы последовательностей Vi и Уо, управляющих работой ключей 13-22; аналоговые входные сигналы Us. -Us.-. выборочные значения сигналов BЫX. на выходе входных ключей соответствующих ячеек; моменты времени А,2,-,, соответствующие моментам появления тактовых импульсов последовательности Ui; моменты времени ti,2, -, соответствующие моментам появления тактовых импульсов последовательности f/2. Импульсы последовательности t/2 задержаны относительно импульсов последовательности (/1 на половину периода. Линия задержки работает следующим образом. В первый момент времени ti (см. фиг. 3) импульсом последовательпостп Ui открываются ключи 1, 3, 5, 7, 8, 10, 12. Импульсом последовательности Vi открываются ключи 13, 15, 19, 21, коммутирующие запомипающие кояденсаторы 23, 25, 29, 31. В этот момент на выходах ключей 1, 3, 5, 8, 10появляются (соответственно) выборочные значения сигналов Us, v s, и,, U. Эти напряжения запоминаются на конденсаторах 23, 25, 27, 29, 31. На выходах ключей 7 и 12 напрял ения нет, так как на конденсаторах 35 и 37 не было записи выборочных значений сигналов. В этот момент выборочное значение последнего сигнала Us, поступает в сумматор 43. В следующий момент f i открываются ключи 2, 9, 4, 11, 6 импульсом последовательности /2, а импульсом последовательности Vz открываются ключи 14, 20, 16, 22, коммутирующие запоминающие конденсаторы 24, 26, 30, 32. На этих конденсаторах не было записи сигналов, и напряжения на выходах ключей 2, 9, 4, 11отсутствуют. На выходе ключа 6 будет напряжение Us,, считанное с запоминающего конденсатора 27, которое запоминается на промежуточном конденсаторе 35. В момент времени 4 импульсом последовательности Ui открываются ключи 1, 8, 3, 10, 5, 12, 7, а импульсом последовательности Vz - ключи 14, 20, 16, 22, коммутирующие запоминающие конденсаторы 24, 30, 26, 32. В этот момент времени на выходе ключа 1 появляется выборочное значение сигнала t/,, которое запоминается на конденсаторе 24. Аналогично на выходах ключей 8, 3, 10, 5 появляются значения Us,, Us,, Us,, Us,, которые запоминаются на конденсаторах 30, 26, 32, 27. В этот же момент выборочное значение сигнала Us, считывается с промежуточного конденсатора 35 в сумматор 43, так как ключ 7 открыт. На конденсаторе 37 напряжение отсутствует, и на выходе ключа 12 сигнала нет. В сумматор 43 в этот момент приходит выборочное значение сигнала Us,. Напряжение на выходе сумматора 43 будет равно Us. + Us,. В момент времени t открываются ключи 2, 9, 4, 11, 6 импульсом последовательности и ключи 13, 19, 15, 21 импульсом последовательности Vb При этом подключаются запоминающие конденсаторы 23, 19, 25, 31. На выходе ключа 2 появляется напряжение Us,, которое считано с конденсатора 23 и запоминается в этот же момент на промел-суточном конденсаторе 33. На выходе ключа 9 появляется напряжение Us,, которое считано с конденсатора 29 и запоминается в этот же момент на промежуточном конденсаторе 36. На выходе ключа 4 появляется напряжение Us.,, которое считано с конденсатора 25 и запоминается на промежуточном конденсаторе 34. На выходе ключа И появляется напряжение f/,, считанное с конденсатора 31 и запоминающееся на промежуточном конденсаторе 37. На выходе ключа 6 появляется напряжение Us,, считанное с конденсатора 27 и запоминающееся на промежуточном конденсаторе 35. Далее процессы новторяются. Нри этом динамический диапазон ячеек в т раз меньше, чем в прототипе, и число их в т раз меньще. Следовательно, динамический диапазон расширяется в т раз. Нредмет изобретения Многоканальная дискретно-аналоговая суммирующая линия задержки, содержащая устройства задержки, каждое из которых имеет двухтактные многоемкостные дискретно-аналоговые линии задержки, включенные через двухвходовые сумматоры последовательно друг с другом, тактовые входы которых подключены к генератору тактовых импульсов, при этом один из выходов генератора тактовых импульсов связан с распределителем импульсов, выходы которого подсоединены к управляющим входам ключей, коммутирующих запоминающие конденсаторы линий заержки, о т л и ч а ю щ а я с.я тем, что, с целью асширения динамического диапазона, в нее веден многовходовый сумматор, входы котоого подключены к выходам зстройств заержки, а вторые входы двухвходовых суммаоров, входы каждого из устройств задержки один из входов многовходового сумматора одключены к источникам входных сигналов

, , t J 5 -u - я i-j ;o jf

iLji-Ji-tu-n h n h П

-P-ML

V, Т7;ПГ

i 4 tji Я 61 a 4i 4i f/: fi

n i ii I n I }i I 1: h h h I h

h h

ёш,

W-f 5„

ft

Ш5,

,

Л

(fwAc с

hiPiPiPIK

Jn.

-f4Hi

,

5

)

fL

tru