Ячейка памяти Советский патент 1974 года по МПК G11C11/34 G11C11/39 

Предлагаемая ячейка памяти относйтся к области автоматических устройств и, в частности, может быть применена для одновременного построеиия двух видов запоминающих устройств постоянного на трансформаторах ячеек (ПЗУ) и оперативного на тиристорах тех же ячеек (ОЗУ), Число разрядов каждого вида ЗУ равно числу используемых ячеек. В известных автоматических устройствах считанная информация с (ПЗУ) переносится в (ОЗУ), собранные обычно, на триггерах с выходными усилителями после каждого триг гера. Функции триггера и выходного усилителя в ОЗУ может выполнять ячейка памяти на тиристоре. Схемы таких ОЗУ значительно проще. Однако известные ячейки памяти на тиристорах имеют низкую помехоустойчивость из-за большого выброса входных параметров тиристоров. Целью изобретения является повышение помехоустойчивости ячейки памяти на тиристоре, В предлагаемой ячейке памяти эта цель достигается тем,что она содержит стабистор, включенный между катодом тиристора и шиной питания, стабилитрон, анод которого подключен к аноду диода, а катод - к четвертому резистору, и резистор, подключенный к точке соединения анодц ЦПода и анода стабилитрона и к шине питания. Помехоустойчивость ячейки поБЫБ1аетоя благодаря пороговым напряженшш, возникающим на стабисторе и стабилитроне при прохождении импульсного сигнала в цепи управления тиристора. Схема ячейки памяти представлена на чертеже. Ячейка содержит резисторы 1-5; трансформатор 6, стабилитрон7.диод 8, тиристор 9 и стабистор 10. Резистор I обеспечивает ыиниальный ток, необходимый для поддерания тиристора во включенном соотояНИИ. Резистор 3 и диод В предохраня ют управляющий электрод тиристора о импульсов отрицательной полярности. Резисторы 2 и 5 обеспечивают необходимые режимы работы стабистора 10 и стабилитрона 7. Резистор 4 уменьшает входное сопротивление ячейки для малых сигналов и помех,. Через сердечник трансформатора 6 проводятся шины ПЗУ, построенного на ячейках. Размер трансформатора определяется проходящих через него шин и зависит от числа слов ПЗУ. Конструктивно ячейка выполнена в виде модуля с печатным монтажом. Ячейка памяти работает следующим образом.. При пропускании импульса тока считывания по шине, образующей первичную обмотку трансформатора в один виток, на его вторичной обмотке появляется импульс, который через стабилитрон 7 и диод 8 поступает на управляющий электрод тиристора 9. Тиристор срабатывает и остается во включенном состоянии по окончании импульса. Таким образом, производится передача информации из ПУУ, построенного на трансформаторах ячеек, в ОЗУ построенное на тиристорах тех же ячеек. Помехи, появляющиеся на шинах ПЗУ, не вызывают срабатывания тиристора ячейки, так как их величина недостаточна для преодоления на.п1Ьяжения стабилизации стабилитрона 7 и стабистора 10. Сброс информации (выключение тиристора) может осуществляться путем подачи отрицательного импульса на анод тиристора или путем замыкания анода тиристора с пшной питания. ПРЕдаЕТ ИЗОБРЕТЕНИЯ Ячейка памяти, содержащая тиристор, анод и катод которого через первый и второй резисторы подключены к одной из шин питания, управляющий электрод тиристора подключен к катоду диода и через третий резистор к катоду тиристора, тпа.нсформа,, параллельдо вторичной обмотке которого включен четвертый резистор, от ли чающаяся тем.что,с целью повыщения помехоустойчивости и надежности работы ячейки, она содержит стабистор,включенний между катодом тиристора и другой шиной питания, стабитрон, анод которого подключен к аноду диода, а катод - к четвертому резистору, и пятый резистор, подключенный к точке соединения анода диода и анода стабилитрона и к другой шине питания.

Q

:j