1
Изобретение может быть использовано в дискретных устройствах автоматики и вычислительной техники.
Известна схема накаплива10Н1его сумматора по модулю 3, построенная на двух триггерах со счетным входом, четырех элементах задержки и десяти логических элементах ИЛИ и «И. На один разряд такого сумматора требуется шесть формальных нейронов.
Большое требуемое количество оборудования известного сумматора обуславливает высокую стоимость и низкое быстродействие его. Кроме того, в известном сумматоре используют элементы задержки, которые ненадежны и нетехнологичны при изготовлении.
Цель изобретения - упрощение схемы и повышение быстродействия накапливающего сумматора по модулю 3.
Цель достигается тем, что в предлагаемом устройстве один разряд сумматора построен на четырех «ИЛИ-нейронах, первые два из которых имеют порог -1-2 и один трехвходовый элемент «ИЛИ, а вторые два - порог -Ь 1 и по два двухвходовых элемента «ИЛИ, причем пороговые элементы первого и второго нейронов имеют по четыре входа с весами - 1, -1, +2, +1 соответственно, а нороговые элементы третьего и четвертого нейронов нмеют по шесть входов с весами -1, -J-2, -1-2, -3, +2, -1 соответственно, выходы элементов «ИЛИ первого и второго нейронов соединены с третьими входами соответствующих пороговых элементов, выходы элементов «ИЛИ третьего и четвертого нейронов соединены с вторым и четвертым входами соответствующих пороговых элементов, первые входы пороговых элементов первого, второго и третьего нейронов и третий вход порогового элемента четвертого нейрона, а также первые
входы элементов «ИЛИ первого и второго нейронов, первый вход первого элемента «ИЛИ третьего нейрона и первый вход второго элемента «ИЛИ четвертого нейро«а подключены к шине старшего члена разряда
троичного слагаемого, вторые входы пороговых элементов первого и второго нейронов, третий вход порогового элемента третьего нейрона и первый вход порогового элемента четвертого нейрона, а также вторые входы
элементов «ИЛИ первого и второго нейронов, первый вход второго элемента «ИЛИ третьего нейрона и первый вход первого элемента «ИЛИ четвертого нейрона подключены к шине младшего члена разряда троичного
слагаемого, последние входы пороговых элементов первого и третьего нейронов и пятый вход порогового элемента четвертого нейрона, а также второй вход второго элемента «ИЛИ четвертого нейрона подключены к прямому
выходу первого нейрона, последние входы пороговых элементов второго и четвертого нейронов и пятый вход порогового элемента третьего нейрона, а также второй вход второго элемента «ИЛИ третьего нейрона подключены к прямому выходу второго нейрона, третий вход элемента «ИЛИ первого нейрона и второй вход первого элемента «ИЛИ третьего нейрона подключены к прямому выходу третьего нейрона, а третий вход элемента «ИЛИ второго нейрона и второй вход первого элемента «ИЛИ четвертого нейрона подключены к прямому выходу четвертого нейрона.
На чертеже представлена схема одного разряда накапливающего сумматора по модулю 3.
Этот разряд содержит нейрон 1 с порогом -|-2, трехвходовой элемент «ИЛИ 2, нейрон 3 с порогом +i2, трехвходовой элемент «ИЛИ 4, нейрон 5 с порогом +1, двухвходовые элементы «ИЛИ 6 и 7, нейрон 8 с порогом +:1, двухвходовые элементы «ИЛИ 9 и 10.
Нейроны 1, 3, 5, 8 имеют соответственно выходы FI, FZ, FZ, Fi, старший член разряда суммы хранится в нейронах 1 и 5, младший член - в нейронах 3 и 8.
При поступлении очередного слагаемого через время, равное времени переключения нейрона, на выходах FS и Ft, нейронов 5 и 8 устанавливается новое значение суммы по модулю 3. Нейроны 1 и 3 сохраняют первоначальное состояние и переключаются в новое состояние только по окончании входных сигналов.
Накапливающий сумматор по модулю 3 в троичной системе счисления функционирует согласно следующей схеме, где X - очередное слагаемое, S(t)-содержимое сумматора, S(-f 1) - результат сложения:
X 000111222 S(f) 012012012 S(i+l) 012120201
Троичная цифра Z кодируется в виде двух двоичных цифр Zi и Z2, где Zi - младший член троичной цифры, а Za - старший член, следующим образом;
Z Z, Z,
000
1о 1
21 О
Нример работы накапливающего сумматора по модулю 3.
Пусть текущее содержимое троичного сумматора S(t)2. Это значит, что , а . Обозначим суммы весов возбужденных входов (суммарные возбуждения) пороговых элементов нейронов 1, 3, 5 и 8 через ст, аг, сгз, (Т4 соответственно. Тогда суммарные возбуждения пороговых элементов нейронов равны ai + 3 (возбуждены третий и четвертый входы), 02 0, стз +1 (возбуждены второй и шестой входы) и 04 - 1 (возбуждены четвертый и пятый входы), т. е. нейроны находятся в устойчивом состоянии. Пусть в очередном такте на вход
данного разряда троичного сумматора поступает троичное слагаемое X -- , т. е. 2 0, Xi, где Xi - младший разряд, Xz - старший разряд числа. При этом суммарные возбуждения нейронов становятся равными
ai -)-2, 02 +il, , , так как сигнал, поступающий по шине Xi, вызывает возбуждение дополнительно второго входа порогового элемента нейрона 1, второго и третьего входов порогового элемента нейрона 3,
третьего и четвертого входов порогового элемента нейрона 5 и первого и второго входов порогового элемента нейрона 8. Такое изменение суммарных возбуждений вызывает переключение нейрона 5 в состояние «О ().
Сумматор переходит в новое устойчивое состояние, при котором на выходах нейронов о и 8 установилось новое значение троичной суммы 5(+1)-0. (, 4 0), а на выходах нейронов 1 и 3 сохраняется предыдущее
значение троичной суммы S(t)2, (, /2 0). После прекращения сигнала сложения нейрон 1 переключается в состояние «О и устанавливает . Таким образом, на выходах нейронов 1 и 3
устанавливается новое значение троичной суммы 5(+1) 0.
Предмет изобретения
Накапливающий сумматор по модулю 3,
содержащий двоичные логические элементы «ИЛИ - нейроны, отличающийся тем, что, с целью упрощения схемы и повыщения ее быстродействия, один разряд сумматора построен на четырех «ИЛИ-нейронах, первые два из которых имеют порог +2 и один трехвходовый элемент «ИЛИ, а вторые два- порог -f-1 и по два двухвходовых элемента «ИЛИ, причем пороговые элементы первого и второго нейронов имеют по четыре входа с
весами --1, -1, -)-2, -}-il соответственно, а пороговые элементы третьего и четвертого нейронов имеют по шесть входов с весами 1, +2, +2. -3, +2, -1 соответственно, выходы элементов «ИЛИ первого и второго
нейронов соединены с третьими входами соответствующих пороговых элементов, выходы элементов «ИЛИ третьего и четвертого нейронов соединены с вторым и четвертым входами соответствующих пороговых элементов,
первые входы пороговых элементов первого, второго и третьего нейронов и третий вход порогового элемента четвертого нейрона, а также первые входы элементов «ИЛИ первого и второго нейронов, первый вход первого
элемента «ИЛИ третьего нейрона и первый вход второго элемента «ИЛИ четвертого нейрона подключены к шине старшего члена разряда троичного слагаемого, вторые входы пороговых элементов первого и второго нейронов, третий вход порогового элемента
третьего нейрона и первый вход порогового элемента четвертого нейрона, а также вторые входы элементов «ИЛИ первого и второго нейронов, первый вход второго элемента «ИЛИ третьего нейрона и первый вход первого элемента «ИЛИ четвертого нейрона подключены к шине младшего члена разряда троичного слагаемого, последние входы пороговых элементов первого и третьего нейронов и пятый вход порогового элемента четвертого нейрона, а также второй вход второго элемента «ИЛИ четвертого нейрона подключены к прямому выходу первого нейрона, последние
входы пороговых элементов второго и четвертого нейронов и пятый вход порогового элемента третьего нейрона, а также второй вход второго элемента «ИЛИ третьего нейрона подключены к прямому выходу второго нейрона, третий вход элемента «ИЛИ первого нейрона и второй вход первого элемента «ИЛИ третьего нейрона подключены к прямому выходу третьего нейропа, а третий вход элемента «ИЛИ второго нейрона и второй вход первого элемента «ИЛИ четвертого нейрона подключены к прямому выходу четвертого нейропа.
