Устройство для декодирования кодов с к проверками на четность Советский патент 1974 года по МПК H03M13/51 G06F11/08 

(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОДОВ С К ПРОВЕРКАМИ НА ЧЕТНОСТЬ ет сложную схему обнаружения ошибки и дешифратора. Цепь изобретения - упростить устрой- . ство повышенной надежности для декодирования кодов, исправляющих одиночные ошибки. Это достигается тем, что устройство обнаружения ошибок содержит - логиче.екйх блсжов, каждый из которых включает три сумматора по модулю два группы сим БОдгрв кода, входящихв две из К проверо на Четность, и схему обнаружения ошибок в группах, причем вход каждого из трех сумматоров по модулю два группы символов кода соединен с соответствующими вводами гстройства, выход подключен к соответствующему входу схемы обнаруже ния ошибок в группах, выход которой под ключен ко входам дешифратора. На чертеже представлено устройство, в состав которого входят входы 1, 2 уст ройства, схема 3 обнаружения ошибок, сумматоры по модулю два группы символов кода g логические блоки 5 и 5 схемы обнаружения ошибок в группах 6 6 , дешифратор 7, вход 8 блока исправления ошибок 9, вход 10 блока 9, выходы 11 устройства. Каждый логический блок в устройстве обнаруживает ошибки символов кода, входя щих в две проверки на четность, причем схема 6 обнаруживаат ошибки в каждой и трех групп символов кода в отдельности. Любые две из К проверок на четность состоят из трех частей О. , Ь и С и им ют следующий вид Q © Ь о С® Ь 0 Отсюда OL Ь С . Каждая часть проверки есть сумма по модулю два группы символоь, не входящих в другие части. Тогда булева функция определит сигнал об ошибках в символах кода, соответствующих части CL аьС 4-QbC .(2 Аналогично образуются сигналы об оши ках в других группах символов. Схема 6 реализует функции об ошибках вида (2) и функцию отсутствия ошибки в 1руппах,например, вида р аьс+аьс. Следовательно, число возможных значений выходов схемы 6 равно четырем, т, е. равно числу значений синдрома, определяемых возможными значениями двух проверок на четносгь. Но так как в схеме 3 имеется К/2 блоков, соответству19ших своим подсистемам проверок вида (l), то число возможных значений выходов схемы 3 как раз равно числу значений синдрома, определяемых возможными значениями всех К прсшерок на четность, что является не- обходимым для определения позиции ошибочного символа в кодовом векторе. Устройство работает следующим образом, . На входы 2 параллельным образом поступают информационные символы кодового набора (вектора). Однсявременно с ними на входы 1 параллельно поступают К проверочных символов. Далее информационные и, проверочные символы поступают на сумматоры 4 в виде соответствующих групп. При ошибочном символе кодового набора, входящем в некоторую группу, значение вы-г ходов одного из трех сумматоров 4 блока 5 отлично от значения выходов других двух мест. В соответствии с этим схема 6 обнаруживает группу, в которой содержится ошибочный символ. Аналогично работают и другие блоки 5, если на их входы поступает указанный символ. В случае если на блок 5 ошибочный символ не поступает, то значения выходов соответствующих сумматоров 4 одинаковы, а на выходах блока 5 вырабатывается сигнал отсутствия ошибок в соответствуюишх группах символов. В результате по значению выходов схемы 3, однозначно соотве-г ствующему указанному ошибочному символу, дешифратором 7 определяется позиция ошибочного символа в кодовом наборе, При йоступлении сигнала с позиции ошибочного символа на один из входов 8 и , соответствующего ошибочного информационного символа на один из входов 10 блок 9 инвертирует двоичное значение символа с ошибочного на правильное. В результате на выходы 11 поступают правильные значения информационных символов. В случае если на входы 1 и 2 не поступают ошибочные символы (достсжерная информация), то в каждом блоке 5 соответствующие сумматоры 4 формируют оди наковые значения выходе. При этом на выходах всех блоков 5 вырабатываются сигналы отсутствия ошибок в группах символоа кода, В результате дешифратор не выдает сигнала о позиции ошибочного символа, а блок 9 не инвертирует значаН11Я информационных символов. Следователь но, на входы 11 поступают правильные значения информационных символов, В случае, если на входы 1 и 2 не поступают ошибочные символы, а один из блоков 5 находится в состоянии отказа, то все блоки 5, кроме одного, формируют сиг налы отсутствия ошибок. При этом блсас 5 в котором произошел отказ, может сформировать на своем выходе неправильный сигнал. Однако при таких значениях на вы ходс1Х схемы 4 дешифратор 7 не выдает сигналы о позиции ошибочного символа, и, сл щовательно, на выходы 11 поступают п ЭсШильные значения информационных сим волов. Это объясняется следующим. Дешифрато 7 реа ирует только на те значения выходе схемы 3, которые соответствуют ошиб кам информационных символов для случая, когда в схеме 3 не было отказа. Рассмотренный случай с отказом будет определять такое же значение выходов схемы 3, что и в случае без отказа, когда имеется ошибка в информационном символе, если ошибочный информационный сим вол выходит только Е те. две проверки на четность, которые соответствуют отказавшему блоку 5, Чак как отказы могут происходить в любом из блоков, то число информационных символов, при которых не выполняется ус/говке самокоррекции в отношении одиноч- ных отказов, при К четнОм равно К/2, при К нечетном это число меньше. Таким образом, если коды, исправт Югщие одиночные ошибки, не содержат указанных символов, то при достоверной информации устройство декодирования нечувствительно к одиночным отказам блоков схемы обнаружения ошибок 3, Подобному свойству удовлетворяют любые коды с исправлением одиночных ошибок, исключая коды Хэмминга, для которых необходимо укорочение длины кода. Для различных кодов Хэмминга это определяется достаточно малыми значениями, что не накладывает практических ограничений на использование таких кодов. Предмет изобретения Устройство для декодирования кодов с К проверками на четность, содержашее дешифратор и блок исправления ошибок, соединенный с выходами дешифратора и входами и выходами устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит К/2 логических блоков, каждый их которых включает три сумматора по модулю Два группы символов кода и схему обнаружения ошибок в группах, причем вход каждого из трех сумматоров по модулю два группы символов кода соеди, нен с соответствующими входами устройства, выход - подключен к соответствующему входу схемы обнаружения оц.ибо в группах, выход которой подключен ко вхо дам дешифратора.