Универсальный статистический экспрессанализатор Советский патент 1974 года по МПК G06F17/18 

(54) УНИВЕРСАЛЬНЫЙ СТАТИСТИЧЕСКИЙ ЭКСПРЕСС-АНАЛИЗАТОР

1

Изобретение относится к области вь1числительиой техники и может быть использовано для вычисления всех основных характеристик двух случайных процессов. д|). и HJ-J в реальном масштабе времени: математического о/кидания /7) , дисперсии 0 .. I коэффициента взаимной кор-

i/

, автокорреляционной функреляции Д ху

/ (tl BaaHMOKOpperKrnkoHHdff функ1СИИ

о о

JiH /{ ( радиуса корреляции К-а. ,

функции распределения jfx, Особенностью .Устройства явхшется его способность, кроме перечисленньпс характеристик, вычислять также функции спектральной плотности Ох/w н взаимной спектральной плотности ((yj

Известны универсальные анализаторы, содержащие формирователь, детектор, ийт вертор, (-;електор, блок преобразования, дискриминатор, частотомер), генератор импульсов, блок задержки, блок модуляции и блок опорного сигнала.

Однако применение в таких анализаторах обычных цифровых узлов делает их

громоздкими и дорогими, при использовании аналоговых элементов их частотный диапа-. зон резко сужается, они имеют невысокую точность и плохо стыкуются с цифровыми ЭВМ. Кроме того, известные анализаторы требуют запоминания всей входаой информации и многократного ее считывания в процессор, что удорожает анализатор, делает его непригодным для анаш1за процесса в реальном масштабе времени.

: Цель изобретения - повышение быстродействия анализатора без существенного усложнения его схемы.

Это достигается тем, что к второму входу выходного регистра подключен выход блока вычисления радиуса корреляции, а к. третьему - выход блока реверсивных счетчиков и входы блока вычисления радиуса корреляции и блока норма;шзации, выход которого соединен с первым входом второго блока динамической памяти, второй вход которог-о соединен с выходом блока управления, с .первым входом первого блока диI намичрской памяти и с первым входом бло ка пакетногчэ умножения, а выход - с BTDрым входом блока пакетногю умножения, третий вход которого подключен к выходу блока выработки спектрального окна, четвертый - к выходу первого блока динамической памяти, пятый - к выходу блока вероятностного округления, к первому входу первого блока динамической памяти и к входу блока вычисления математических ожиданий, выход которого через блок умно жения соединен с первым входом блока реверсивных счетчиков, второй вход котор го подключен к выходу блока пакетного умножения, второй вход первого блока дина .мической памяти соединен с выходом блока выработки косинусов. На чертеже показана блок-схема затора, где 1 - преобразователь аналог-код 2- блок вероятностного округления, 3 - блок вычисления функций распределения, 4 бдок вычисления математических ожиданий, ,.5 - блок выработки косинусов, 6 - первый блок динамической памяти, 7- блок умножения, 8 - блок выработки спектрага нохх) окна, 9 - блок пакетного умнолсения, 1О блок управления, 11--второй блок динамической памяти, 12 блок реверсивных счетчиков, 13 - блок нормализаьщи, 14 - блок вычисления радиуса корре/шции, 15 - преобразователь код-аналог и 16 выходной регистр. Выход преобразоватехш аналог-код соеди нен с входами блоков 2 и 3. Выход блока 3подключен к первому входу выходного ре гистра 16. Выход блока 2 связан с первым входом первого блока 6 динамической памя ти с четвертым входом блока 9 и с входом блока 4, Выход блока 4 через блок 7 умножения подключен к первому входу блока 12 реверсивных счетчиков, второй вход ко торого соединен с выходом блока 9 пакетного: умножения, а выход - с входом блока 14 вы1шсления радиуса корреляции, с треть им входом выходного регистра 16 и через блок 13 нормализации - с первым входом второго блока 11 дт1амической памяти, второй вход которого подключен к выходу блока Ю управления, к третьему входу первого блока динамической памяти и к второму входу блока 9 пакетного умножения, третий вход которого соединен с выходом блока 8 выработки спектрального окна, а пятый - с выходом первохх) блока динами ческой памяти, второй вход котороххэ подключен к выходу блока 5 выработки коси1гусов. Выход выходного регистра 16 соединен с входом преобразователя 15 код аналог. Анализатор работает следующим образом. В блоке 1 аналоговая информация преобразуется в цифровую. Если на вход поступает цифровая информация, она минует .блок 1 и подается непосредственно в блоки 2 и 3. В блоке 2 многоразрядные числа (1О-12 двоичных разрядов) округляются вероятностным способом до 4-7-разрядных и поступает в блоки 4 и 6. В блоке 4 вычисляются и JTl которые затем перемножаются в блоке 7. Если идет обработка только одной функции )() , в , блоке 4 вычисляются два значения /f , которые в блоке 7 возводятся в квадрат. В блок 6 первоначально заводится Ш. первь1х чисел ряда X(i} , затем в блоке 9 все |Т1 чисел умно}ка1О1-ся на |ТЪ -е число ряда У/4} либо ряда ХШ зависимости от того, что отыскивается авто- или взаим Юкорреляционные харшстеристики процесса. .Результаты перемножения заносятся в ревер|сив11ые счетчики блока 12. В, следуюишй момент в б;юк 6 записывается, повое число обрабатьшаемо1х ряда , ЩЛ1 Э1Х)Мпервое число ряда из блока 6 вь водится и в обработке уже не участвует. Процесс укпюжения повторяется (теперь уже вчхцэого числа ряда на все t /п. чисэ/), начиная с второго), результат также фиксируется в блоке 12. Описанные онерешии повторяются до поступлен1Ш в блок. 6 последнего шсла ряда. На этом завершается вычисление перылх и вторых моментов (Процесса или JfV/fi Вычисление завершается в момент поступления послеш1е1Т) ряда, и таким образом обработка информации при этом может осуществляться в реальном масштабе времени при скорости ввода чисел со скоростью, равной максимальной скорости переключения используемых элементов. Длина обрабатываемых рядов может изменяться от 64 и теоретически до сколь угодно большой вeJШЧины, однако практически этот диапазон лежит в нределах от 2S6 до 16512. Если необходима пашая статистическая обаботка информации, начинаются второй и ретий Этапы вычисления, во время котоых перекрываю1х:я входные каналы. В теение второго этапа в блоке 7 перемножатся /Т2- и 177 (или вычисляются М ) XУц полученное значение вычитается из содеримого в счетчиках блоке 12, ггри этом

осуществляется центрирование корреляционной функции. На третьем этапе вычисляется спектральная функция. При этом из блока 12 значение корреляционной функции переписывается Б блок 11 динамической памяти через блок нормализации, в котором корреляционная функция приводится к интервалу (0,1). Одновременно в блоке 14 вычисляется радиус корреляции ( К R. ) Счетчики блока 12 обнуляются. В блоке 5 вырабатываются первые m значений COiCC- ... , rn ) заносятся в блок 6.

В блоке 8 вырабатывается первое значение функции спектрального окна (например, для фильтра Хеннинга оно составляет ( 1а. Значение RQ . взятое из блока 11, и значение CoicC. перемножаются в блоке 9 между собой, а также сразу на все значения i - , 2, Результат заносится.в счетчики блока 12.

В следующий момент блок 5 вырабатывает новые Д1, значений при . Одновременно в блоке 8 вырабатывается очередное значение функции спектрального окна ( ), которое умножается в блоке 9 на /, и на /т новых значений

.. -/ tC-ffl которые содержатся в блоке 6, Результат также заносится в Пг. счетчиков блока 12. Далее процесс повто яется аналогично описанному с той лишь разницей, что - на / -м шаге, ,7 1,2,.,./И блок 5 вырабатывает новые П значений . , а блок 8 -е значение функции- спектрально1-о Ъкна и из блока 11 в блок пакетного умножения поступает / -е значение корреляционной функции f. v . На /77 -м шаге процесс вычисления

спектральной функции заверш ается, затем все вычисленные значения из блоков 4, 11 12 поочередно считываются в выxoдl oй регистр для цифропечати, ввода в ЭВМ, а также на преобразователь код-аналог для осциллографирования. После этоговходные цепи анализатора открьшаются и он вновь готов для статической обработки информа1ЩИ.

Предмет изобретения

Унив ерсальный статистический экспрессанализатор, содержащий блок вьгчисления математических ожиданий, блок выработ1си косинусов, первый и. второй блоки динамиi ческой памяти, блок умножения, блок выраJQ ботки спектрального окна, блок пакетного умноже1шя, блок управления, блок реверсивных счетчиков, блок нормага1зации, блок вычисления .радиуса корреляции, преобразователь аналог-код, выход которого соедиJ5 ней с входами блока вероятностногч:) окрух ления и блока вымслешш функций распределения, выход которого подключен к первому входу выходного регистра, выход которого соединен с входом преобразователя 20 код-анало1 отличающийся тем что, с целью повышения быстродействия анализатора, к второму входу выхошюго регистра подключен выход блока вычисления радиуса корреляш1и, а к третьему 25 выход блока реверсивных счетчиков и входы блока вычисления радиуса корреляции и блока нормализации, выход которого соединен с первым входом второго блока динамической памяти второй вход которого 30 соединен с выходом блока управления, с третьим входом первого блока динамической памяти у с первым входок блока пакетного умножения, а выход - с вторым Ьходом блока пакетного у - ожеп11я, третий 35 &ХОД которого подключен к выходу блока выработки спектрального окна, четвертый К выходу первогю блока динамической пакшJти, пятый - к выходу блока вероятпостного |экругления, к первому входу первого блока 40 Динамической памяти и к второму блоку вь1числения математических ожиданий, выход которого через блок умножения соед1 нен с Ьервым входом блока реверсивных счетщ сов, второй вход которого подключен к выхо45 ky блока пакетного умножения, второй вход fiepBoro блока динамической памяти соединен р выходом блока выработки косинусов.

CO

Ui

L

t«