Запоминающее устройство Советский патент 1975 года по МПК G11C11/00 

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

единицу - со вторым выходом блока управления. Третий 19 и четвертый 20 выходы блока управления соединены соответственно с шинами установки в нуль входного 1 и запоминающего 5 регистров. Выходы 11 регистра 1 соединены также со вторыми входами третьей труппы схем «И 7.

Устройство работает следующим образом.

В исходном состоянии при поступлении на устройство импульс начала записи блока управления 2 устанавливает сдвигающий регистр 4 в исходное состояние, характеризующееся нулевым состоянием первых (п-1)-х его разрядов и единичным состоянием последнего, л-го разряда, а также устанавливает в нулевое состояние входной 1 и запоминающий 5 .регистры. Так ка-к регистры 1 и 5 находятся в нулевом состоянии, то, несмотря на то, что на вторых входах схем «И 6 имеется разрешающий уровень напряжения с п-го разряда сдвигающего регистра 4, все схемы «И 6 и 7 закрыты. Все схемы «И 3 также закрыты запрещающими уровнями напряжений с первых (п-1)-х разрядов сдвигающего регистра 4. Регистр 4 соединен обратными связями, т. е. при сдвигах сигнал переноса из п-го разряда поступает на вход первого разряда. Поэтому, если в какой-либо разряд регистра 4 записана единица, то она непрерывно в кольце циркулирует по всем разрядам этого регистра.

В режиме записи в ЗУ каждой кодовой входной посылке предшествует импульс разрешения записи кодовой посылки. Поэтому перед приходом первой кодовой посылки импульс разрещения записи через блок управления 2 производит перенос единицы из п-го разряда регистра 4 в первый разряд, что приводит к тому, что первая кодовая посылка через регистр 1 и первую подгруппу схем «И 3 записывается в первые т разрядов регистра 5. Следующая кодовая посылка записывается во вторые т разрядов регистра 5, так как по импульсу разрешения записи

второй кодовой посылки единица из первого разряда регистра 4 переносится в его второй разряд. Запись последующих кодовых посылок до (п - 1) -го включительно производится аналогично. В результате во всех (п- - l) разрядах регистра 5 будет записано п - 1 кодовых посылок. В л-ом такте по и-му импульсу разрешения записи п-й кодовой посылки единица из (п-1)-го разряда регистра 4 переписывается в п-й разряд. В результате открываются по вторым входам все схемы «И 6 и 7, и все (п-1)-е кодовые посылки из регистра 5 и п-я кодовая посылка из регистра 1 выдаются на информационные выходы устройства 15.

В процессе работы устройства после каждой записи кодовой посылки в регистр 5 регистр 7 устанавливается в нуль, а после каждого п-го такта устанавливается в нуль регистр 5.

В дальнейшем цикл работы ЗУ повторяется.

Предмет изобретения

Запоминающее устройство, содержащее входной регистр, выходы которого подключены к одним входам схем «И первой группы, выходы которых соединены со входами запоминающего регистра, вторую группу схем «И, первые входы которой подключены к выходам запоминающего регистра, третью группу схем «И и блок управления, отличающееся тем, что, с целью упрощения устройства и повышения, его быстродействия, оно содержит сдвигающий регистр, входы которого подключены к выходам блока управления, выходы, кроме последнего, - к другим входам схем «И первой группы, последний выход - ко вторым входам схем «И второй группы и первым входам схем «И третьей группы, вторые входы которой соединены с выходами входного регистра, а выходы - с выходными шинами устройства.

tt П tP tt It

tt-