Устройство отладки программ для постоянного запоминающего устройства Советский патент 1975 года по МПК G06F11/00 

Описание патента на изобретение SU489107A1

(54) УСТРОЙСТВО ОТЛАДКИ ПРОГР.ШМ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА однократного считывания по адресу и вы« дачи информации на печать. Включение того или иного режима осуществляется с помощью блока управления 5, органы управления которого выведены на переднюю панель устройства, Для обеспечения перебора адресов в режимах автоматической перезаписи или выдачи информации на печать блока 3 и 4 содержат счетчики адреса из блока 4 в счетчик блока 3. Импульсы счета поступают на первые входы блоков 3 и 4 с пер вого выхода блока управления 5 в режимах автоматической перезаписи или режима выдачи информации на печать. При этом в блоке 3 формирования адреса участка и блоке 4 формирования адреса запрещается прием кодов адреса, поступающих из ЭВМ, а в распределителе 2 при совпадении кодо разрядов адреса ПЗУ; поступающих из блоков формирования адреса участка 3 и с регистров установки 1, происходит выдача на первые выходы- кода адреса ЗУБРИ, а по второму выходу - признака считывания из ПЗУ, и происходит перезапись чисел, считываемых из ПЗУ и поступающих /через блок 7 приема и вывода, команд на.число- вые входы ЗУБРИ 6.,по всемадресам, стар шие разряды которых .совпадают с кодами, выбранными на регистрах 1 (младшие разряды поступают на первые адресные входы блоков подключения ПЗУ и ЗУБРИ со схемы 4 приема и формирования адреса). Блок 7 приема и вывода по сигналам из блока управления 5 осуществляет, кроме коммутации считанной информации из блока подключения ПЗУ 8 в блок ЗУБРИ 6 в режиме автоматической перезаписи участков, коммутацию считанной информации из блока 6 или из блока 7 на числовые шины 9 подключения ЭВМ (в режиме работы с ЭВМ) или на шины подключения печати (в режиме выдачи информации на печать.). Для обеспечения выбора адреса в однократных режимах блоки формирования 3 и 4 содержат тумблерные регистры устано ки адреса. При однократной записи по адресу, выбираемому на регистрах установки адреса блоков 3 и 4, код числа набирается на тумблерном регистре, входящем в состав блока 7 приема и вывода команд. При поступлении на ЭВМ кода адреса ПЗУ часть разрядов поступает через блок формирования адреса на адресные вхо ды блока подключения ПЗУ и ЗУБРИ. Остальные разряды адреса через блок 3 формирования адреса участка поступают на входы блока ПЗУ и на ;входаСраспредели-. теля 2, где сравниваются с разрядами регистров установки 1. При сравнении на распределителе 2 разрядов адреса с состояш ём одного из ревистроБ установки 1, с первых выходов распределителя 2 поступает на ЗУБРИ 6, код адреса учасгка, сооветствующий порядковому номеру этого регистра. При этом из распределителя 2 на на вход ЗУБРИ 6 поступает признак считывания, если блок управления 5 по пер)- вому выходу выдает разрешение считывания (в режиме работы устройства с ЭВМ, в режиме однократного считывания по адресу или в режиме выдачи информации на печать), или разрешение записи. При сравнении в распределителе 2 кода адреса с состоянием одного из регистров 1 импульс, обращения к ПЗУ на втором выходе распределителя 2 не вырабатывается и в.ход блока подключения ПЗУ запрещается. Прохождение .этого разрещается при несЮвпанении кода. адреса участка из бло-. ка .3 с состоянием ниодного из регистров 1 установк-и. При :Этом запрещается прохождение признаков записи или считываия на первью выходы распределителя 2 и далее на входы ЗУБР И 6. Предмет изобретения Устройство отладки программ для постоянного запоминающего устройства, содержащее блок приема и вывода команд, первые входы которого соединены с выходами блока подключения постоянного запоминающего устройства, вторые входы - с выходами и входами запоминающего устройства без разрушения информации, i а выходы - с числовыми шинами, блок управления, входы которого соединены с адресными шинами и командной тиной обращения, а первые выходы - с первыми входами блока формирования адреса, вторые входы которого связаны с адресными шинами, а выходы с блоком подключения постоянного запоминающего устройства, о т личаюшееся тем, что, с целью повышения точности работы устройства, оно содержит распределитель, блок формирования адреса участка и блок регистров установки, причем выходы распределителя соединены с соответствующими входами запоминающего устройства без разрушения информации, вторые выходы и третьи входы - со входами блока подключения постоянного запоминающего устройства, первые входы - с блоком управле- .ния, вторые - с регистром установки, третьи - с блоком формирования адреса участка, входы которого соединены с выходом блока управления и адресными шинами.

На иисрропечать

Похожие патенты SU489107A1

название год авторы номер документа
Устройство для управления памятью 1979
  • Сташков Валерий Глебович
  • Будовский Яков Моисеевич
  • Бурковский Игорь Владимирович
  • Воропаев Николай Андреевич
  • Ильмъяров Эдуард Августович
  • Фомин Петр Петрович
  • Шагулин Владилен Иванович
SU834704A1
Графический дисплей с контролем 1984
  • Батанист Моисей Лазаревич
  • Шубин Юрий Александрович
SU1249526A1
Графический дисплей с контролем 1988
  • Шубин Юрий Александрович
  • Батанист Моисей Лазаревич
SU1509929A1
Устройство для вывода информации на телеграфный аппарат 1986
  • Гладун Анатолий Ясонович
  • Исаенко Владимир Андреевич
  • Самчинский Анатолий Анатольевич
  • Шаров Борис Григорьевич
SU1381527A1
Устройство для вывода информации на телеграфный аппарат 1985
  • Гладун Анатолий Ясонович
  • Исаенко Владимир Андреевич
  • Самчинский Анатолий Анатольевич
  • Шаров Борис Григорьевич
SU1293735A1
Устройство для коррекции программ 1983
  • Малышев Анатолий Павлович
  • Сазонова Людмила Ивановна
SU1141416A1
Устройство для отладки программ 1985
  • Аверьянова Тамара Федоровна
  • Гулько Виталий Тарасович
  • Пономарчук Виталий Иванович
  • Севериновский Борис Самуйлович
  • Соколенко Анатолий Федорович
SU1280637A1
Устройство для вывода информации на телеграфный аппарат 1988
  • Гладун Анатолий Ясонович
SU1562922A2
МНОГОФУНКЦИОНАЛЬНОЕ ОТЛАДОЧНОЕ УСТРОЙСТВО ДЛЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ 2016
  • Семенов Андрей Андреевич
  • Усанов Дмитрий Александрович
RU2634197C1
УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ 1996
  • Лазаренков Л.И.
  • Столяров Ю.Г.
  • Ширяев В.Н.
  • Розенфельд Б.А.
  • Иванов А.С.
  • Зобнин А.В.
  • Бакулин В.В.
  • Румянцев Ю.И.
  • Тихомиров В.Н.
  • Шевченко Е.Т.
  • Белякова Г.А.
  • Генусов М.В.
RU2097703C1

Иллюстрации к изобретению SU 489 107 A1

Реферат патента 1975 года Устройство отладки программ для постоянного запоминающего устройства

Формула изобретения SU 489 107 A1

SU 489 107 A1

Авторы

Аверьянова Тамара Федоровна

Соколенко Анатолий Федорович

Даты

1975-10-25Публикация

1972-11-24Подача