Преобразователь напряжения в частоту Советский патент 1975 года по МПК H03K13/20 

1

Изобретение относится к измерительной технике и может быть использовано нри построении точных измерительных -преобразователей, а также цифровых вольтметров постоянного и переменного тока.

Известен преобразователь напряжения в частоту (ПНЧ), содержащий и/нтегратор, выход Которого подключен ко входу компаратора, эталонный конденсатор, подключенный через пе|рвый ключ ко входу интегратора и через второй ключ ко входу источника эталонного напряжения.

Известный преобразователь имеет следующие недостатки: при изменении фронтов импульсов, управляющих ключами, возможно паразитное прохождение тока на вход интегратора; изменение длительности импульса ждущего .мультивибратора вызывает погрешность во всем рабочем диапазоне преобразователя; пз-за ограниченного времени разряда эталонного конденсатора более жесткие требования предъявляются к элемеитам обратного преобразователя н особенно к ключам.

Для павыщения точности и раснлирения динамического диапазона, в нредлагаемый преобразователь введены дополнительный компаратор, триггеры, запускающая схема, схема ИЛИ, схемы задержки и формирователь импульсов, через который выход дополнительного компаратора подключен непосредственно к нулевому входу первого триггера, управляющего первым ключом, и к едии-ичному входу второго триггера через первую схему задержки, выход основного компаратора подключен к нулевому входу второго триггера и к запускающей схеме, а также через вторую схему задержки соединен с единичным входом первого триггера, выходы второго триггера и запускающей схемы соединены со входами

cxej.ibi «ИЛИ, хправляющей втopы I ключом. На фиг. 1 изображена блок-схема предлагаемого преобразователя; на фиг. 2 - временные диаграммы, иллюстрирующие его работу. На фиг. 1 обозначено: I-интегратор, 2 иЗ-

компараторы, 4- формирователь импульсов, 5 и G-схемы задерж-ки, 7 и 8-триггеры, 9- запускающая схема, 10-схема «ИЛИ, 11 и 12-ключи, 13-источник эталонного напряжения, 14-эталонный конденсатор емкостью

Со ,15- конденсатор интегратора 1 емкостью С.

Интегратор 1 соединен с двумя компараторами 2 и 3. Компаратор 2 соединен с нулевым входом триггера 8 и через схему задержки 5

с единичным входом триггера 7, а также через запускающую схему 9 с одним из входов схемы «ИЛИ 10. Компаратор 3 соединен с формнрователем импульсов 4, а формирователь импульсов соединен с нулевым входом триггера 7 и через схему задержки 6 с единичным

входом триггера 8. Триггер 7 соединен с ключом 11, а -триггер 8 через схему «ИЛИ с ключом 12. Источник эталонного напряжения 13 через ключ 12 соединен с эталонным конденсатором 14 емкость Со, а эталонный конденсатор 14 через ключ И соединен со входом интегратора 1. Входное напряжение через сопротивление поступает на интегратор 1, собранный на операционном усилителе, выход которого соединен с комнараторами 2 и 3. Когда нап ряжение на выходе интегратора достигает уровня срабатывания компаратора 2 t/Ki (фиг. 2), то последний выдает на входы триггера 8 и схемы задержки 5 скачок напряжения. Сначала срабатЫ|Вает триггер 8 и через схему «ИЛИ 10 закрывает ключ 12, отключая при этом эталонный конденсатор 14 от источника эталонного напряжения 13 (ат). Через время задерж-ки схемы задержки 5 срабатывает триггер 7 и откры1вает ключ 11. Начинается разряд .конденсатора 14 на вход интегратора 1, и конденсатор 15 емкостью С перезаряжается от f/з до U (фиг. 2). При переходе напряжения на выходе интегратора 1 через уровень срабатывания компаратора 3 UK, последний выдает положительный скачок напряжения, но формирователь импульсов 4, стоящий на выходе компаратора 3 не выдает импульса, так как он срабатывает только нри перепаде на его входе от плюса к минусу. После око.нчания разряда конденсатора 14, конденсатор 15 начинает перезаряжаться от входного напряжения от U до U. При переходе напряжений на выходе интегратора 1 через уровень срабатывания компаратора 3 С/К2 последний выдаст отрицательный скачок напряжения и при этом формирователь импульсов 4 сформировывает импульс отрицательной полярности длительностью 1-3 мкс. Этот импульс поступает на вход триггера 7 и через схему задержки 6 на вход триггера 8. Сначала срабатывает тригер 7 и закрывает ключ 11, отключая образом конденсатор 14 от входа интегратора 1. Через время задержки схемы 6 срабатывает триггер 8 и открывает ключ 12. Конденсатор 14 зарядится до напряжения и его разряд происходит после достижения напряжением на выходе компаратора 2 уровня L,;i. В дальнейшем работа 1происходит аналогично описанному. Таким образом, частота на выходе ППЧ будет равна:

,и„,

„-Сой

где R - сопротивление резистора R2.

При включении ПНЧ может возникнуть такое состояние, что ключ 11 будет открыт, ключ 12 закрыт, а емкость С конденсатора 15 интегратора 1 заряжена входным положительным напряжением. Если емкость Со конденсатора 14 при включении ППЧ не успевает зарядиться от источника эталонного напряжения (.ЕЭТ), то на конденсатор 15 не поступает импульс обратной связи и устройство находится в таком состоянии до тех нор, пока U. не станО|Вится равным нулю, а пото.м опять возрастает.

Для устранения этого недостатка служит запускающая схема 9, которая через схему

«ИЛИ 10 открывает ключ 12 и перезаряжает конденсатор 15.

Таким образом, благодаря асинхронной ра боте триггеров 8 и 7 полностью исключаетс. паразитное прохождение тока на вход интегратора.

Поскольку время заряда емкости эталонного конденсатора 14 равно времени ее разряда цри любой выходной частоте преобразователя, то значительно уменьшается погрещность от нестабильности многих элементов обратного преобразователя.

Формула изобретен н я

Преобразователь напряжения в частоту, содержащий интегратор, выход которого подключен ко входу компаратора, эталонный конденсатор, подключенный через первый ключ ко входу интегратора и через второй ключ ко входу источника эталонного напряжения, о тл и чающийся тем, что, с целью иовыщеНИИ точности и расширения динамического диапазона, в него введены дополнительный компаратор, триггеры, запускающая схема, схема «ИЛИ, схемы задержки и формирователь импульсов, 4eipe3 который выход дополнительного компаратора подключен непосредственно к нулевому входу первого триггера, управляющего первым ключом, и к единичному входу второго триггера через первую схему задержки, выход основного компаратора подключен к нулевому входу второго триггера и к запускающей схеме, а также через вторую схему задержки соединен с единичным входом первого триггера, выходы второго триггера и запускающей схемы соединены со

входами схемы «ИЛИ, управляющей вторым ключом.