АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 1995 года по МПК H03M1/60 

Изобретение относится к импульсной технике, в частности к аналого-цифровым преобразователям (АЦП) с промежуточным преобразованием напряжения в частоту импульсов и может быть использовано в устройствах сбора аналоговой информации систем контроля и управления технологическими процессами. Известны АЦП, в которых промежуточное преобразование выполняется с помощью преобразователя напряжения в частоту ПНЧ с компенсацией заряда интегрирующего конденсатора [1] В них ПНЧ имеет интегратор с операционным усилителем, конденсатором и резисторами для преобразования преобразуемого и встроенного эталонного напряжений. Из последнего формируется эталонный заряд q, который компенсируется до нуля зарядом от тока U_x/R с частотой повторения F_x= U_x/qR. За фиксированный интервал времени Т_o, получается результат преобразования x T_oF_x U_xT_o/qR.

Эти АЦП имеют недостаток, обусловленный влиянием нестабильности q и R на результат преобразования.

Среди этих АЦП лучшими характеристиками обладают преобразователи, в которых изменение q и R не влияет на х благодаря выполняемой коррекции результата преобразования. Например, в АЦП по авт. св. СССР N 1504789, Б.И. N 32, 1989 выполняется цифровая коррекция результата преобразования, а в АЦП по авт.св. СССР N 1654976, Б.И. N 21, 1991 эта коррекция выполняется с меньшим квантом и устраняются дополнительные погрешности при выполнении временного квантования, но это требует дополнительных затрат времени по сравнению с Т_о.

Наиболее близким к изобретению является АЦП с более высокими характеристиками [2] в котором дополнительные затраты времени по сравнению с Т_о, имеющие место в упомянутых АЦП, исключаются. Такой АЦП имеет преимущество при использовании благодаря простоте его синхронизации и временной привязке результатов преобразования к внешним сигналам.

Поэтому этот АЦП принят в качестве прототипа. Он содержит преобразователь напряжения в частоту импульсов, выход которого соединен с первыми входами первого, второго и третьего элементов И и первого элемента ИЛИ, первый вход является шиной нулевого потенциала и объединен с первым входом преобразователя напряжения в ток и с первым информационным входом первого переключателя, второй вход через токоограничивающий элемент объединен с первым информационным входом второго переключателя, а третий вход соединен с выходом третьего переключателя, первый информационный вход которого объединен с вторым входом преобразователя напряжения в ток и является первой входной информационной шиной, второй информационный вход второй информационной шиной, а вход управления подключен к "1" выходу первого триггера, входы управления первого и второго переключателей объединены, их выходы объединены через накапливающий элемент, а вторые информационные входы объединены с входом ключа и соединены с выходом последнего, вход установки исходного состояния первого триггера объединен с одноименными входами второго триггера и первого счетчика и через первый одновибратор подключен к шине синхронизации, "0" выход первого триггера соединен с первым входом четвертого элемента, а "0" вход объединен с вторым входом третьего элемента И, выход которого через второй одновибратор подключен к второму и первому входам соответственно первого и второго элементов ИЛИ, выходы которых соединены с первым и вторым входами соответственно пятого и второго элементов И, выход последнего из которых подключен к входу синхронизации генератора импульсов, к входу установки исходного состояния второго счетчика и к "1" входу второго триггера, "1" выход которого соединен с первым и вторым входами соответственно шестого и первого элементов И, "0" вход с выходом последнего и объединен с первым входом третьего элемента ИЛИ, "0" выход с вторым входом четвертого элемента И, третий вход которого подключен к выходу среднего разряда первого счетчика и через третий одновибратор объединен с входом синхронизации распределителя импульсов, а выход подключен к первому счетному входу среднего разряда третьего счетчика, первый счетный вход старшего разряда которого соединен с выходом пятого элемента И, счетные входы младших разрядов с выходами элементов И первой группы, а выходы средних и старших разрядов с соответствующими информационными входами регистра, выходы разрядов которого являются выходной шиной, а вход записи кода подключен к выходу первого формирователя импульсов и объединен с входом второго формирователя импульсов, выход генератора импульсов соединен с счетным входом первого счетчика и с вторым входом шестого элемента И, выход которого подключен к счетному входу второго счетчика, первые входы элементов И первой группы соединены с выходами младших разрядов распределителя импульсов, первые входы седьмого и восьмого элементов И объединены, выход четвертого одновибратора соединен с первым входом девятого элемента И, выход которого является шиной готовности результата преобразования, при этом вход и выход ключа подсоединены соответственно к второй входной шине и к выходу преобразователя напряжения в ток, управляющие входы ключа и первого переключателя соединены соответственно с выходами седьмого и восьмого элементов И, вторые входы которых подсоединены соответственно к "0" выходу первого триггера и второму входу второго элемента ИЛИ и к "1" выходу первого триггера и второму входу третьего элемента ИЛИ, выход которого соединен с вторым входом пятого элемента И, выход которого подсоединен к входу распределителя импульсов, первый вход седьмого элемента И объединен с "0" выходом первого одновибратора, "1" вход первого триггера объединен с "0" входом второго триггера, "1" выход которого соединен с вторым и третьим входами соответственно девятого элемента И и первого элемента ИЛИ, вход установки исходного состояния с входом четвертого одновибратора, а "0" выход с входом первого формирователя импульсов, выход второго формирователя импульсов подсоединен к входу установки исходного состояния третьего счетчика, вход включения режима вычитания которого соединен с выходом четвертого элемента И, вторые входы элементов И первой группы подсоединены к соответствующим выходам второго счетчика, а выход переполнения первого счетчика соединен с "0" входом первого триггера.

В этом АЦП в начале Т_о преобразуется опорное напряжение U_o в частоту F_q, период t_q которой измеряется. Отличие полученной величины от номинальной, полученной в виде кода n, используется для коррекции результата преобразования в процессе подсчета импульсов F_x ПНЧ.

В этом АЦП выполняются также две дополнительные коррекции зарядов, которые участвуют в формировании F_x в начале Т_о за время t_k до появления первого импульса F_x и далее за время t_q при формировании кода n, когда ПНЧ преобразует напряжение U_o. Необходимые для выполнения этих коррекций замеры совмещаются с процессом измерения U_x. При этом информация о величине U_x в течение этого времени не теряется и формируется соответствующий заряд, который участвует при получении окончательного результата преобразования. Благодаря этому результаты преобразования соответствуют средним значениям (T_o) за временные интервалы Т_о, между которыми отсутствуют временные промежутки, что повышает быстродействие АЦП.

Эти свойства прототипа использованы в предлагаемом АЦП.

Однако в этом АЦП время квантования U_х и получение (T_o) определяется временным интервалом Т_о, который равен или кратен периоду помехи, наложенной на U_x, и получение результатов за меньшее время недопустимо. Поэтому стоит задача сокращения времени между получением отдельных результатов преобразования U_x, т. е. увеличения частоты квантования преобразуемого сигнала с сохранением времени его интегрирования в течение Т_о для обеспечения подавления помехи.

С целью решения этой задачи предложен АЦП, реализация которого позволит повысить быстродействие АЦП.

Для этого в аналого-цифровой преобразователь, содержащий преобразователь напряжения в частоту импульсов, выход которого соединен с первыми входами первого, второго и третьего элементов И и первого элемента ИЛИ, первый вход является шиной нулевого потенциала и объединен с первым входом преобразователя напряжения в ток и с первым информационным входом первого переключателя, второй вход через токоограничивающий элемент объединен с первым информационным входом второго переключателя, а третий вход соединен с выходом третьего переключателя, первый информационный вход которого объединен с вторым входом преобразователя напряжения в ток и является первой входной информационной шиной, второй информационный вход второй входной информационной шиной, а вход управления подключен к "1" выходу первого триггера, входы управления первого и второго переключателей объединены, их выходы объединены через накапливающий элемент, а вторые информационные входы объединены с входом ключа и соединены с выходом последнего, вход установки исходного состояния первого триггера объединен с одноименными входами второго триггера и первого счетчика и через первый одновибратор подключен к шине синхронизации, "0" выход первого триггера соединен с первым входом четвертого элемента И, а "0" вход объединен с вторым входом третьего элемента И, выход которого через второй одновибратор подключен к второму и первому входам соответственно первого и второго элементов ИЛИ, выходы которых соединены с первым и вторым входами соответственно пятого и второго элементов И, выход последнего из которых подключен к входу синхронизации генератора импульсов, к входу установки исходного состояния второго счетчика и к "1" входу второго триггера, "1" выход которого соединен с первым и вторым входами соответственно шестого и первого элементов И, "0" вход с выходом последнего и объединен с первым входом третьего элемента ИЛИ, "0" выход с вторым входом четвертого элемента И, третий вход которого подключен к выходу среднего разряда первого счетчика и через третий одновибратор объединен с входом синхронизации распределителя импульсов, а выход подключен к первому счетному входу среднего разряда третьего счетчика, первый счетный вход старшего разряда которого соединен с выходом пятого элемента И, счетные входы младших разрядов с выходами элементов И первой группы, а выходы средних и старших разрядов -- с соответствующими информационными входами регистра, выходы разрядов которого являются выходной шиной, а вход записи кода подключен к выходу первого формирователя импульсов и объединен с входом второго формирователя импульсов, выход генератора импульсов соединен с счетным входом первого счетчика и с вторым входом шестого элемента И, выход которого подключен к счетному входу второго счетчика, первые входы элементов И первой группы соединены с выходами младших разрядов распределителя импульсов, первые входы седьмого и восьмого элементов И объединены, выход четвертого одновибратора соединен с первым входом девятого элемента И, выход которого является шиной готовности результата преобразования, введены блок запоминания кодов, четвертый и пятый счетчики, коммутатор кодов, третий и четвертый триггеры, четвертый, пятый и шестой элементы ИЛИ, десятый элемент И, вторая и третья группы элементов И, первые входы которых соединены соответственно с выходами средних и старших разрядов распределителя импульсов, вторые входы элементов И всех трех групп подсоединены к соответствующим выходам коммутатора кодов, выходы элементов И второй группы соединены соответственно с вторым счетным входом первого среднего разряда и с счетными входами остальных средних разрядов третьего счетчика, а выходы элементов И третьей группы соединены соответственно с вторым счетным входом первого старшего разряда и с счетными входами остальных старших разрядов третьего счетчика, первый счетный вход старшего разряда которого соединен с первым входом четвертого элемента ИЛИ, а счетные входы всех разрядов третьего счетчика объединены с одноименными счетными входами разрядов четвертого счетчика, выходы разрядов которого подключены к соответствующим информационным входам блока запоминания кодов, а вход включения режима вычитания подключен к выходу четвертого элемента И и объединен с первым входом пятого элемента ИЛИ, выход которого соединен с входом включения режима вычитания третьего счетчика, а второй вход соединен с выходом четвертого одновибратора и объединен с входом установки исходного состояния четвертого счетчика, с входом управления коммутатора кодов, входом управления считыванием блока запоминания кодов и "1" входом третьего триггера, "0" выход которого подключен к второму входу второго элемента ИЛИ, вход установки исходного состояния объединен с одноименными входами четвертого триггера, первого, третьего и пятого счетчиков и входом управления ключа, а "1" выход к первым входам шестого элемента ИЛИ и десятого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий вход объединен с одноименным входом первого элемента И и с входом первого формирователя импульсов и соединен с "0" выходом первого триггера, а выход с вторым входом третьего элемента ИЛИ, выход которого подключен к "1" входу первого триггера, "1" выход которого соединен с входом управления первого переключателя, второй информационный вход которого подключен к выходу преобразователя напряжения в ток, вторые информационные входы второго и третьего переключателей объединены, четвертый вход четвертого элемента И объединен с вторыми входами пятого и седьмого элементов И и соединен с выходом шестого элемента ИЛИ, второй вход которого объединен с вторыми входами восьмого и девятого элементов И и подключен к "1" выходу четвертого триггера, "1" вход которого соединен с выходом первого старшего разряда первого счетчика, выход второго старшего разряда и выход переполнения средних разрядов которого подключен к "0" входам соответственно третьего и первого триггеров, выход второго формирователя импульсов подключен к входу четвертого одновибратора и к первому входу восьмого элемента И, выход которого соединен с вторым входом четвертого элемента ИЛИ, выход которого подключен к управляющему входу распределителя импульсов, третьи входы второго и пятого элементов И объединены и подключены к "0" выходу второго триггера, выход первого формирователя импульсов соединен с входом записи блока запоминания кодов, адресные входы которого подключены к выходам разрядов пятого счетчика, счетный вход которого соединен с выходом седьмого элемента И, а первые и вторые входы коммутатора кодов подключены соответственно к выходам разрядов второго счетчика и блока запоминания кодов.

В результате поисков среди известных АЦП не обнаружены технические решения, которые содержат признаки, сходные с отличительными признаками предлагаемого решения.

В данном изобретении технический эффект повышения быстродействия достигается благодаря тому, что результаты преобразования формируются в последовательно выполняемых тактах работы АЦП с длительностью каждого из них, равной t_iT_o/p.

При этом одноименные такты t_i повторяются через временные интервалы Т_о, равные периоду помехи, наложенной на преобразуемое напряжение.

В каждом текущем такте t_iт формируются, во-первых, текущий промежуточный результат N_iт, соответствующий среднему значению (t_iт) за этот временной интервал, и, во-вторых, текущий результат преобразования х_т, полученный в результате суммирования р предыдущих промежуточных результатов N_in и поэтому соответствующий среднему значению (T_n) за прошедший интервал времени T_n, равный Т_о.

Промежуточный результат N_iт используется для получения х_т и запоминается на время Т_о до следующего одноименного такта t_i, в котором он будет использован в качестве предыдущего результата N_in, полученного в t_i-1 такте, путем его увеличения на N_iт и уменьшения на N_in. Благодаря этому текущие значения х_т, соответствующие (T_n) и не содержащие погрешностей от наложенной помехи на преобразуемый сигнал, формируются через временные интервалы t_i, которые в р раз меньше времени преобразования прототипа.

На фиг. 1 приведена блок-схема предлагаемого АЦП; на фиг.2 временная диаграмма его работы.

АЦП содержит входные информационные шины 1 и 2 преобразуемого U_x и опорного U_o напряжений, шины 3 и 4 синхронизации и готовности результата преобразования, выходную шину 5 результата преобразования, преобразователь 6 напряжения в частоту импульсов, с первого по третий переключатели 7-9, у которых при наличии сигнала на управляющем входе первый информационный вход соединен с выходом и при его отсутствии второй вход соединен с выходом, ключ 10, у которого вход соединен с выходом при отсутствии сигнала на управляющем входе, преобразователь 11 напряжения в ток, накапливающий элемент 12, например конденсатор, токоограничивающий элемент 13, например резистр, с первого по пятый счетчики 14-18, каждый из которых имеет вход установки в исходное состояние и счетный вход младшего разряда, а счетчики 16 и 17 имеют счетные входы во всех остальных разрядах, причем первые средний и старший разряды имеют по два счетных входа, кроме этого в каждом из этих двух счетчиков имеется вход включения режима вычитания, при наличии сигнала на котором в счетчике выполняется вычитание поступающих на счетные входы импульсов, регистр 19, распределитель 20 импульсов, имеющий два входа: вход управления, предназначенный для его запуска по импульсу, после прихода которого на выходах последовательно во времени будут возникать импульсы, и вход синхронизации его работы, по импульсу на котором обеспечивается временной сдвиг всех выходных импульсов распределителя, с первого по четвертый триггеры 21-24, с первого по четвертый одновибраторы 25-28, первый и второй формирователи 29 и 30 импульсов, с первого по десятый элементы И 31-40, с первой по третью группы элементов И 41-43, с первого по шестой элементы ИЛИ 44-49, генератор 50 импульсов, имеющий вход синхронизации, коммутатор 51 кодов и блок 52 запоминания кодов.

На фиг.2 показаны импульс 53 одновибратора 25, сигналы 54-57 на "1" выходах триггеров 21-24, импульсы 58 ПНЧ 6, напряжения 59 и 60 на выходе переключателя 7 и заряд элемента 12, импульсы 61-63 на выходах элементов И 32, 31 и 40, импульсы 64 формирователя 29, импульсы 65-67 на выходах элементов И 37, 38 и 35, временные интервалы 68 работы распределителя 20 импульсов, импульсы 69 и 70 одновибратора 28 и шины 4, импульсы 71-73 переполнения средних разрядов, сигналы первого и второго старших разрядов счетчика 14 и адресный сигнал 74 на входе блока 52.

В АЦП шина 1 соединена с вторым входом преобразователя 11 и первым информационным входом переключателя 9, шина 2 с вторым информационным входом последнего, с одноименным входом переключателя 8 и выходом ключа 10, шина 3 с входом одновибратора 25, шина 4 с выходом элемента И 39, шина 5 с выходами разрядов регистра 19, входы разрядов которого соединены с выходами средних и старших разрядов счетчика 16, а вход записи кода с выходом и входом соответственно формирователей 29 и 30, входом записи кодов блока 52, информационные и адресные входы которого соединены с выходами разрядов соответственно счетчиков 17 и 18, вход считывания с "1" входом триггера 24, первым входом элемента И 39, вторым входом элемента ИЛИ 48, входом установки исходного состояния счетчика 17, выходом одновибратора 28 и управляющим входом коммутатора 51, а выходы с вторыми входами последнего, первые входы которого соединены с выходами разрядов счетчика 15, а выходы с вторыми входами элементов И 41-43, первые входы которых соединены с выходами разрядов распределителя 20, выходы элементов И 41 соединены с соответствующими входами младших разрядов счетчика 16, выходы элементов И 42 соответственно с вторым счетным входом первого среднего разряда и счетными входами остальных средних разрядов счетчика 16, выходы элементов И 43 соответственно с вторым счетным входом первого старшего разряда и счетными входами остальных старших разрядов счетчика 16, первый счетный вход первого старшего разряда которого соединен с выходом элемента И 35 и с первым входом элемента ИЛИ 47, первый счетный вход первого среднего разряда с выходом элемента И 34, первым входом элемента ИЛИ 48 и входом включения режима вычитания счетчика 17, а счетные входы всех разрядов последнего объединены с одноименными счетными входами разрядов счетчика 16, вход включения вычитания которого соединен с выходом элемента ИЛИ 48, выход формирователя 30 соединен с входом одновибратора 28 и первыми входами элементов И 38 и 37, выход первого из которых соединен с вторым входом элемента ИЛИ 47, а выход второго с счетным входом счетчика 18, вход установки исходного состояния которого соединен с одноименными входами счетчиков 14 и 16, триггеров 21-24, с выходом одновибратора 25 и входом управления ключа 10, вход которого соединен с выходом преобразователя 11 и вторым информационным входом переключателя 7, первый информационный вход которого соединен с первыми входами преобразователей 6 и 11 и общей шиной, вход через элемент 12 с входом переключателя 8, а управляющий вход с одноименными входами переключателей 8 и 9 и "1" выходом триггера 21, "0" выход которого соединен с входом формирователя 29, первым и третьими входами соответственно элементов И 34 и 31, 40, "1" вход с выходом элемента ИЛИ 46, а "0" вход с вторым входом элемента И 33 и выходом переполнения средних разрядов счетчика 14, выход среднего разряда которого соединен с третьим входом элемента И 34 и через одновибратор 27 с входом синхронизации распределителя 20, выходы первого и второго старших разрядов с "1" и "0" входами соответственно триггеров 24 и 23, а счетный вход с выходом генератора 50 и с вторым входом элемента И 36, выход которого соединен со счетным входом счетчика 15, вход установки исходного состояния которого соединен с входом синхронизации генератора 50, выходом элемента И 32 и "1" входом триггера 22, "0" вход которого соединен с выходом элемента И 31 и первым входом элемента ИЛИ 46, "1" выход с первым и вторым входами соответственно элементов И 36 и 31, "0" выход с вторым и третьими входами соответственно элементов И 34 и 35, 32, второй вход последнего соединен с выходом элемента ИЛИ 45, первый вход которого соединен с вторым входом элемента ИЛИ 44 и через одновибратор 26 с выходом элемента И 33, первый вход которого соединен с первыми входами элементов И 31; 32, ИЛИ 44 и выходом преобразователя 6, второй вход которого через элемент 13 соединен с первым информационным входом переключателя 8, третий вход с выходом переключателя 9, второй вход элемента ИЛИ 45 соединен с "0" выходом триггера 23, "1" выход которого соединен с первыми входами элементов ИЛИ 49 и И 40, выход которого соединен с вторым входом элемента ИЛИ 46, а второй вход с выходом и входом соответственно элементов ИЛИ 44 и И 35, второй вход которого соединен с четвертым и вторым входами соответственно элементов И 34 и 37 и выходом элемента ИЛИ 49, второй вход которого соединен с одноименными входами элементов И 38 и 39 и с "1" выходом триггера 24, а выход элементов ИЛИ 47 соединен с входом распределителя 20.

АЦП работает следующим образом.

Как и в прототипе, время измерения входного напряжения U_x(t) равно Т_о, величина которого кратна периоду помехи и формируется с помощью счетчика 14 по импульсам частоты f генератора 50. В АЦП сохранены соотношения между параметрами прототипа T_o N_o/F_q, где F_q максимальная частота ПНЧ 6 при преобразовании опорного напряжения в результате компенсации его внутреннего эталонного заряда q током U_o/R за время t_q 1/F_q, a q t_q. Время T_o N_o²n_ot, где t 1/f временной квант работы АЦП. Частота f N_on_oF_q. Квант АЦП по напряжению равен Δ_p U_o/N_on_o.
В отличие от прототипа изменены: величина временного интервала Т_н, через который определяется значение q и формируется величина n, величина временного кванта t_cp при формировании кода η при оценке величины q_k и величина длительности тактов t_i работы АЦП.

Величина Т_н составляет несколько периодов Т_о и формируется по сигналам 73 в результате подсчета импульсов 72 длительностью Т_о старшими разрядами счетчика 14. Выбор Т_н определяется у словием обеспечения допустимого изменения q за Т_н от температурного и временного дрейфа параметров ПНЧ.

Величина t_cp задается сигналом среднего разряда счетчика 14 и по сравнению с прототипом она должна быть уменьшена в р раз, как будет показано ниже. Длительность такта работы АЦП равна t_i T_o/p и задается импульсами 71 переполнения средних разрядов счетчика 14, пересчет которых первыми старшими разрядами дает сигналы 72, имеющие длительность Т_о. За каждый текущий такт t_iт формируется промежуточный результат преобразования N_iт, а их суммирование за прошедшие р тактов дает текущий результат преобразования х_т за время измерения Т_о. На фиг.2 для упрощения в качестве примера приведены соотношения Т_н 2Т_о и t_i 0,5T_o.

Каждый такт t_i начинается по импульсу 71 в результате пересчета импульсов генератора 50, т.е. смена тактов происходит через время t_i Импульс 71 устанавливает в "0" триггер 21, в это состояние он устанавливается также сигналом 53 одновибратора 25, который запускается импульсом по шине 3, поступающим после включения питания АЦП или при необходимости временной привязки результатов преобразования к сигналам внешней синхронизации.

Сигнал 53 устанавливает в "0" состояние триггеры 21-24 и счетчики 14, 16 и 18 и замыкает ключ 10. Отсутствие сигнала 54 на "1" выходе триггера 21 обеспечивает с помощью переключателей 7-9 включение конденсатора 21 между входом и выходом ключа 10 и подключение напряжения U_o к третьему входу ПНЧ 6. Конденсатор 12 разряжается и на его обкладных устанавливается напряжение 59, равное U_o, а ПНЧ 6 преобразует это же напряжение в импульсы 58.

По окончании импульса 53 ключ 10 размыкается и в конденсаторе 12 начинает накапливаться заряд 60 q_x I_nt от тока преобразователя 11, равного I_n и напряжение 59 начинает уменьшаться.

Для тактов t_i работы АЦП, выполняемых после импульса 53 или сигнала 73, и в которых определяются величины q и n, первый импульс 58, появляющийcя через время t₁, проходит через элемент И 32, работа которого разрешена сигналами с "0" выходов триггеров 23 и 28, и его выходной импульс 61 установит последний в "1", счетчик 15 в "0" и синхронизирует начало формирования в генераторе 50 импульсов f, которые с возникновением сигнала 55 проходят через элемент И 36 на счетный вход счетчика 15. Сигнал 55 будет действовать в течение времени t_q до появления второго импульса 58, который проходит через элемент И 31, а его импульс 62 установит в "0" триггер 22 и в "1" триггер 21. После снятия сигнала с "0" выхода последнего последовательно запускаются формирователи 29 и 30 и одновибратор 28, сигнал 69 которого устанавливает в "1" триггер 23 и в исходное состояние счетчик 17. За время t_q в ПНЧ 6 заряд q скомпенсирован до нуля током U_o/R, т.е. q t_q и в счетчике 15 будет получен код n_q t_q ˙f.

При номинальном значении q q_o длительность t_q будет равна t_o N_on_ot, которой соответствует код t_of N_on_o. Изменение q приводит к величинам t_q t_o+t_n-(N_on_o+n)t,
n_q N_on_o+ n и q (N_on_o+n)t.

В дальнейшем при коррекции результата преобразования будет использована величина n, поэтому число разрядов счетчика 15 выбирается с учетом ее максимального значения и наличие старших разрядов, в которых находилась бы величина N_on_o, не требуется.

Если такт t_iт начинался в момент времени Т, то за время t_н t₁+t_q в конденсаторе 12 накопится заряд 60, равный
q_c= U_x(t)dt.

Для всех других тактов t_i работы АЦП, кроме двух рассмотренных, первый импульс 58, появляющийся через время t₁ после начала такта, проходит через элементы ИЛИ 44 и И 40, работа которого разрешена сигналами 56, и с "0" выхода триггера 21, а далее импульсы 63 проходят через элемент ИЛИ 46 и устанавливает в "1" триггер 21. Поэтому его сигнал 54 появляется сразу после t₁ и величины t_н для этих тактов t_iравна t₁.

Во всех тактах t_i работы АЦП с появлением сигнала 54 к третьему входу ПНЧ 6 вместо напряжения U_o подключается U_x(t), а к его второму входу с помощью переключателей 7 и 8 через резистор 13 напряжение, накопленное в конденсаторе 12, вторая обкладка которого подключается к общей шине.

Как и в прототипе ПНЧ 6 может быть выполнен по схеме, использующей компенсацию заряда интегрирующего конденсатора и реализуемой на основе интегратора, имеющего операционный усилитель с конденсатором в цепи обратной связи и с входным резистором величиной R.

С помощью последнего входные напряжения U_x(t) или U_o преобразуются в ток, а вход операционного усилителя служит вторым входом ПНЧ.

В течение сигнала 54 заряды q ПНЧ 6 компенсируются суммарным током от U_x(t) и от конденсатора 12. Для полной передачи заряда q_c последнего в конденсатор ПНЧ 6 за время t_i параметры конденсатора 12 и резистора 13 выбираются из условия обеспечения постоянной времени цепи разряда, значительно меньшей времени t_i. После разряда конденсатора 12 ПНЧ 6 будет выполнять преобразование только напряжения U_x(t) в импульсы 58.

За время действия сигнала 54 на выходе ПНЧ 6 будет сформировано N_iимпульсов 58, которые проходят через элементы ИЛИ 44 и И 35, а с выхода последнего импульсы 67 подаются на первые счетные входы первых старших разрядов счетчиков 16 и 17, имеющих вес N_on_o, и в этих старших разрядах формируется код N_iN_on_o. Каждый импульс 67 проходит также через элемент ИЛИ 47 и запускает распределитель 20 импульсов. На его выходах последовательно во времени будут возникать импульсы, которые проходят через элементы И 41, имеющие на вторых входах "1" сигналы с выходов разрядов коммутатора 51, обеспечивающего подключение кода n с выходов счетчика 15. Импульсы с выходов элементов И 41 поступают на счетные входы младших разрядов счетчиков 16 и 17, благодаря этому в течение временных интервалов 68 выполняется поразрядное суммирование кода n с кодом этих счетчиков. Поэтому сформированные ПНЧ 6 N_i импульсов образуют в счетчиках 16 и 17 коды, имеющие значения N_i(N_on_o+n).

Как и в прототипе, при формировании этих кодов для исключения сбоев, которые могут возникнуть в двух случаях (когда окончание t_i и сигнала 54 совпадает с импульсом 58 или происходит в течение временного интервала 68), в АЦП предусмотрены специальные средства. Для первого случая с помощью одновибратора 26, элементов И 33 и ИЛИ 44 обеспечивается расширение импульса 58 на выходе последнего и таким образом такт t_i заканчивается без сбоев. Во втором случае с помощью импульсов одновибратора 27 синхронизируется работа распределителя 20, что обеспечивает временной сдвиг импульсов с выхода элементов И 41-43 и импульса 67 на счетных входах счетчиков 16 и 17 и исключает сбои в их работе.

Если за время после t_н до окончания t_i в ПНЧ 6 ток от U_x(t) и заряд q_c выполнили компенсацию целого числа N_i зарядов q и частичную компенсацию заряда q_k в течение времени t_k от последнего импульса 58 до окончания t_i, а величина
q U_x(t)dt, то справедливо равенство
N_iq+q_k= q_c+ U_x(t)dt+q_k=
U_x(t)dt + U_x(t)dt+ U_x(t)dt
U_x(t)dt.

Для определения величины q_k в начале t_i+1 такта к ПНЧ 6 подключается напряжение U_o до появления первого импульса 58. Оно заканчивает компенсацию заряда q_k током U_o/R за время t₁, т.е. q q_k+ t₁ или q_k q- t₁. Поэтому можно записать равенство
U_x(t)dt (N_i+1)q t₁.

Длительность t₁ преобразуется в код η t₁ ˙ f_cp с помощью импульсов частоты f_cp, снимаемых со среднего разряда счетчика 14. Использование для этих цепей частоты f генератора 50 целесообразно, так как в этом случае получаемая разрешающая способность намного будет больше требуемой точности измерения t₁. Поэтому в прототипе величина этой частоты была равна f_c f/N_o и она соответствовала временному кванту T_o/N_on_o. В предлагаемом АЦП поправки η при формировании результата преобразования суммируются р раз, поэтому для уменьшения общей погрешности, вызываемой ошибками квантования при измерении t₁, временной квант t_c при получении η должен быть уменьшен не менее чем в р раз, т.е. частота сигналов среднего разряда счетчика 14 должна быть не менее f_cp pf_c f.

Выделение временного интервала t₁ осуществляется с помощью элемента И 34 по сигналам с "0" выходов триггеров 21 и 22 и с выхода элемента ИЛИ 49. Через элемент И 34 импульсы f_cp проходят на первые счетные входы первых средних разрядов счетчиков 16 и 17 и на их входы управления режимом вычитания, поэтому они будут уменьшать коды в этих счетчиках, вычитаясь из них с весом N_o/p, т.е. коды уменьшаться на .

Кроме перечисленных импульсов N_i на вход управления распределителя 20 и на входы первых старших разрядов счетчиков 16 и 17 в начале каждого такта t_i поступает первый импульс 58, проходящий через элементы ИЛИ 44 и И 35. Он относится к t_iт такту работы АЦП и предназначен для окончательного формирования промежуточного результата преобразования N_iт. Поэтому с учетом дополнительного импульса 58 в каждом текущем такте t_iт в счетчиках 16 и 17 получаются коды
N_iт (N_on_o+n)(N_i+1) .

Если в это выражение подставить значения (N_i+1) из предыдущего равенства, а затем значения q, η и f_cp, то получим
N_iT= (N_on_o+n)U_x(t)dt+ t
U_x(t)dt+ t₁f_cp= U_x(t)dt+ t₁f
U_x(t)dt.

Значение N_iт при последовательном выполнении тактов t_i суммируются в счетчике 16 и записываются из счетчика 17 в ячейки памяти блока 52. Это начинается после импульса 53, который устанавливает в исходное "0" состояние триггеры 21-24 и счетчики 14, 16 и 18.

К окончанию текущего такта t_iт код счетчика 16 увеличивается на N_iт, а в счетчике 17 фиксируется код N_iт. По заднему фронту его импульса 64 код N_iт записывается в ячейку памяти блока 52, которая имеет адрес, соответствующий номеру i выполненного такта t_i. Коды адреса передаются на соответствующие входы блока 52 с выходов счетчика 18, годе они формируются по импульсам 65 формирователя 30, проходящим через элемент И 37. Причем из этих импульсов 65 после импульса 53 появится только во втором такте после записи значения N_iт в ячейку памяти, имеющую нулевой код адреса.

Емкость счетчика 18 равна р, поэтому через р импульсов 65 коды i адреса повторяются и в блоке 52 достаточно иметь р ячеек памяти. Смена кода адреса и изменение сигналов 74 происходит после окончания текущего t_iт такта и после записи в блок 52 значения N_iт, когда импульс 64 запускает формирователь 30, который далее запускает одновибратор 28, устанавливающий сигналом 69 в исходное нулевое состояние счетчик 17 перед началом формирования в нем нового кода N_iт.

Если импульс синхронизации по шине 3 поступает в момент времени Т, то первый результат преобразования х_1т будет получен через время Т_опосле выполнения р тактов t_i. За это время, определяемое отсутствием сигнала 57, в счетчике 16 будет получен код, представляющий собой сумму р промежуточных результатов
X_1T= N_iT= U_x(t)dt и соответствующий среднему значению U_x(t) за это время, равному
(T_o) U_x(t)dt, так как
X_1T(T_o)· N2o

Код Х_1т представляет собой результат преобразования U_x(t), но в нем младшие разряды не имеют достоверной информации, так как они не участвовали при определении величины q_k, а в первых средних разрядах, имеющих емкость р, из-за погрешностей квантования при определении t₁может находиться недостоверная информация. Поэтому запись кода результата преобразования Х_1р импульсом 64 в регистр 19 выполняется из остальных средних и старших разрядов счетчика 16, общая емкость которых равна N_on_o, а вес первого из них равен N_o.

Вес младшего разряда регистра 19 равен единице, поэтому величина записанного кода х_1р будет равна
X_1p= · N_on_o= , где Δp квант АЦП.

В дальнейшем, начиная с появления сигнала 57, в каждом такте t_iработы АЦП формируется текущее значение результата преобразования Х_т, который получается в счетчике 16 из предыдущего кода Х_п, сформированного в t_i-1 такте, путем уменьшения его на величину N_in, хранящуюся в блоке 52, и увеличения на N_iт, т.е.

Х_т X_n-N_in+N_iт.

Вычитание N_in из X_n выполняется по импульсам 66, которые формируются из импульсов формирователя 30 в элементе И 38 и проходят через элемент ИЛИ 47 на вход управления распределителя 20, запуская его в работу. В это же время импульс 69 разрешает считывание кода N_in из блока 52, подключает на выход коммутатора 51 сигналы с выходов блока 52 и включает режим вычитания в счетчике 16, пройдя через элемент ИЛИ 48. Импульсы распределителя 20 с помощью элементов И 41-43 выполняют, как было показано выше, поразрядное вычитание кода N_in в счетчике 16. Затем в течение этого такта t_iт его код будет увеличен на N_iт.

Если окончание t_iт происходит в момент времени t_т, то получаемым кодам соответствуют следующие величины
X_n= (t)dt,
N_in= U_x(t)dt, N_iT= U_x(t)dt.

Подставляя эти величины в выражение для Х_т получим
X_T= U_x(t)dt-U_x(t)dt + U_x(t)dt
U_x(t)dt (T_n) где T_n временной интервал от момента (t_т-T_o) до t_т, который равен Т_о.

Из счетчика 16, в котором в t_iт получен код Х_т, в регистр 19 с окончанием импульса 64 записывается код X_тр= , запускается формирователь 30, а затем одновибратор 28. Его импульс 69 проходит через элемент И 39, работа которого разрешена сигналом 57, и формирует импульсы 70, передаваемые по шине 4 и информирующие о готовности текущего результата Х_тр.

Таким образом, через временные интервалы t_i T_o/p формируются текущие значения импульсов преобразования Х_тр, каждое из которых соответствует среднему значению преобразуемого напряжения за предыдущее время, равное Т_о, т.е. Х_тр не содержит составляющей погрешности от помехи с периодом повторения T_n T_o.

По сравнению с прототипом, в котором результат преобразования формируется через временные интервалы Т_о, в предлагаемом АЦП это выполняется через время t_i T_o/p, т.е. в р раз чаще и во столько же раз повышено быстродействие АЦП.

На повышение быстродействия АЦП и на выбор величины р накладываются ограничения, связанные с возникновением дополнительных погрешностей от квантования при получении кода η и р-кратного их суммирования, а также от р-кратной передачи зарядов q из конденсатора 12 в ПНЧ 6. Для уменьшения этих суммарных погрешностей до величин, не превышающих кванта АЦП, необходимо повысить не менее чем в р раз как частоту f_cp, так и точность работы преобразователя 11.

Так повышение в р 8 раз быстродействия АЦП с параметрами прототипа, приведенными в тексте его описания: T_o 20 мс, F_q 25 кГц, N_o 2⁹, n_o 2⁴ и f 200 МГц, потребует следующегоо. Во-первых, частота f_cp должна быть не менее f_cp f ≥ 3,2 МГц, но это не влияет на состав применяемых элементов, как и в прототипе быстродействующие интегральные схемы, например серии 100 или 500, должны быть использованы для построения генератора 50, счетчиков 14 и 15, триггеров 21-24 и управляемых ими элементов И и ИЛИ, а работающий на частоте f_cpраспределитель 20 импульсов этих схем не требует и может быть выполнен на интегральных схемах, например, серии 530 или 555.

Во-вторых, при компенсации заряда q_k точность передачи заряда q_c в ПНЧ должна быть повышена не менее чем в 8 раз. В прототипе для тактов работы АЦП, в которых определяется величина кода n, максимальному значению q_c соответствует 2n_o квантов, т.е. динамический диапазон работы преобразователя 11 равен 32 и его погрешность не должна превышать 3% В предлагаемом АЦП для рассматриваемого примера его реализации с учетом запаса по точности она должна быть не более 0,3% Поэтому в прототипе преобразователь 11 можно было выполнять, например, в виде эмиттерного повторителя, а в данном АЦП целесообразно его выполнять на основе операционного усилителя с токовым выходным элементом.

Все это показывает, что предлагаемый АЦП может быть реализован с сохранением всех положительных свойств и точности прототипа, при этом повышается быстродействие за счет формирования результатов преобразования с более высокой частотой квантования преобразуемого сигнала при его интегрировании в течение времени, равного периоду помехи.

Изобретение относится к импульсной технике, в частности к преобразователям напряжения в цифровой код с промежуточным преобразованием напряжения в частоту импульсов, и может быть использовано в устройствах сбора аналоговой информации систем контроля и испытаний изделий и управления технологическими процессами. Аналого-цифровой преобразователь содержит преобразователь напряжения в частоту импульсов, три счетчика, два триггера, четыре одновибратора, два формирователя импульсов, элементы И и ИЛИ, генератор и распределитель импульсов, преобразователь напряжения в ток, три переключателя, ключ, накопительный элемент на конденсаторе и токоограничивающий элемент на резисторе. Новым является введение двух счетчиков, двух триггеров, элементов И, блока запоминания и коммутатора кодов, благодаря которым измерение входного напряжения выполняется за то же время, что и в прототипе, а результаты формируются через меньшие временные интервалы, что повышает быстродействие преобразователя. 2 ил.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий преобразователь напряжения в частоту импульсов, выход которого соединен с первыми входами первого, второго и третьего элементов И и первого элемента ИЛИ, первый вход является шиной нулевого потенциала и объединен с первым входом преобразователя напряжения в ток и первым информационным входом первого переключателя, второй вход через токоограничивающий элемент объединен с первым информационным входом второго переключателя, а третий вход соединен с выходом третьего переключателя, первый информационный вход которого объединен с вторым входом преобразователя напряжения в ток и является первой входной информационной шиной, второй информационный вход второй входной информационной шиной, а вход управления подключен к единичному выходу первого триггера, входы управления первого и второго переключателей объединены, их выходы объединены через накапливающий элемент, а вторые информационные входы объединены с входом ключа и соединены с выходом последнего, вход установки исходного состояния первого триггера объединен с одноименными входами второго триггера и первого счетчика и через первый одновибратор подключен к шине синхронизации, нулевой выход первого триггера соединен с первым входом четвертого элемента И, а нулевой вход объединен с вторым входом третьего элемента И, выход которого через второй одновибратор подключен к второму и первому входам соответственно первого и второго элементов ИЛИ, выходы которых соединены с первым и вторым входами соответственно пятого и второго элементов И, выход последнего из которых подключен к входу синхронизации генератора импульсов, к входу установки исходного состояния второго счетчика и единичному входу второго триггера, единичный выход которого соединен с первым и вторым входами соответственно шестого и первого элементов И, нулевой вход с выходом последнего и объединен с первым входом третьего элемента ИЛИ, нулевой выход с вторым входом четвертого элемента И, третий вход которого подключен к выходу среднего разряда первого счетчика и через третий одновибратор объединен с входом синхронизации распределителя импульсов, а выход подключен к первому счетному входу среднего разряда третьего счетчика, первый счетный вход старшего разряда которого соединен с выходом пятого элемента И, счетные входы младших разрядов с выходами элементов И первой группы, а выходы средних и старших разрядов с соответствующими информационными входами регистра, выходы разрядов которого являются выходной шиной, а вход записи кода подключен к выходу первого формирователя импульсов и объединен с входом второго формирователя импульсов, выход генератора импульсов соединен со счетным входом первого счетчика и вторым входом шестого элемента И, выход которого подключен к счетному входу второго счетчика, первые входы элементов И первой группы соединены с выходами младших разрядов распределителя импульсов, первые входы седьмого и восьмого элементов И объединены, выход четвертого одновибратора соединен с первым входом девятого элемента И, выход которого является шиной готовности результата преобразования, отличающийся тем, что в него введены блок запоминания кодов, четвертый и пятый счетчики, коммутатор кодов, третий и четвертый триггеры, четвертый, пятый и шестой элементы ИЛИ, десятый элемент И, вторая и третья группы элементов И, первые входы которых соединены соответственно с выходами средних и старших разрядов распределителя импульсов, вторые входы элементов И всех трех групп подсоединены к соответствующим выходам коммутатора кодов, выходы элементов И второй группы соединены соответственно с вторым счетным входом первого среднего разряда и счетными входами остальных средних разрядов третьего счетчика, а выходы элементов И третьей группы соединены соответственно с вторым счетным входом первого старшего разряда и со счетными входами остальных старших разрядов третьего счетчика, первый счетный вход старшего разряда которого соединен с первым входом четвертого элемента ИЛИ, а счетные входы всех разрядов третьего счетчика объединены с одноименными счетными входами разрядов четвертого счетчика, выходы разрядов которого подключены к соответствующим информационным входам блока запоминания кодов, а вход включения режима вычитания подключен к выходу четвертого элемента И и объединен с первым входом пятого элемента ИЛИ, выход которого соединен с входом включения режима вычитания третьего счетчика, а второй вход соединен с выходом четвертого одновибратора и объединен с входом установки исходного состояния четвертого счетчика, входом управления коммутатора кодов, входом управления считыванием блока запоминания кодов и единичным входом третьего триггера, нулевой выход которого подключен к второму входу второго элемента ИЛИ, вход установки исходного состояния объединен с одноименными входами четвертого триггера, первого, третьего и пятого счетчиков и входом управления ключа, а единичный выход подключен к первым входам шестого элемента ИЛИ и десятого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий вход объединен с одноименным входом первого элемента И и входом первого формирователя импульсов и соединен с нулевым выходом первого триггера, а выход с вторым входом третьего элемента ИЛИ, выход которого подключен к единичному входу первого триггера, единичный выход которого соединен с входом управления первого переключателя, второй информационный вход которого подключен к выходу преобразователя напряжения в ток, вторые информационные входы второго и третьего переключателей объединены, четвертый вход четвертого элемента И объединен с вторыми входами пятого и седьмого элементов И и соединен с выходом шестого элемента ИЛИ, второй вход которого объединен с вторыми входами восьмого и девятого элементов И и подключен к единичному выходу четвертого триггера, единичный вход которого соединен с выходом первого старшего разряда первого счетчика, выход второго старшего разряда и выход переполнения средних разрядов которого подключены к нулевым входам соответственно третьего и первого триггеров, выход второго формирователя импульсов подключен к входу четвертого одновибратора и первому входу восьмого элемента И, выход которого соединен с вторым входом четвертого элемента ИЛИ, выход которого подключен к управляющему входу распределителя импульсов, третьи входы второго и пятого элементов И объединены и подключены к нулевому выходу второго триггера, выход первого формирователя импульсов соединен с входом записи блока запоминания кодов, адресные входы которого подключены к выходам разрядов пятого счетчика, счетный вход которого соединен с выходом седьмого элемента И, а первые и вторые входы коммутатора кодов подключены соответственно к выходам разрядов второго счетчика и блока запоминания кодов.