Формирователь импульсов Советский патент 1975 года по МПК H03K5/01 

Формирователь импульсов работает следующим образом.

В исходное состояние схема устанавливается импульсом низкого потенциала, поступающим по щине 12. При этом на входе 13 низкий иотендиал, на выходе инвертора 6 - высокий. С генератора 1 поступают тактовые импульсы. На одних выходах триггеров 8-10 устанавливается низкий потенциал, а на других их выходах, выходах схем «И-НЕ 3, 11 и на выходах 14, 15 устройства - высокий. На выходе схемы «И-НЕ 2 вырабатываются импульсы обратной полярности по отношению к импульсам с генератора 1.

В случае появления высокого потенциала на входе 13 и при совпадении его с высоким потенциалом тактового импульса генератора 1 через схему «И-ИЛИ-НЕ 4 срабатывает триггер 8, который высоким потенциалом подготавливает к работе по одному из входов схему «И-ИЛИ-НЕ 7 и схему «И-НЕ 3. При этом на выходе инвертора 6, одном выходе триггера 8 и выходе схемы «И-ИЛИ- НИ 4 „оказывается низкий потенциал, удерживающий схему «И-ИЛИ-НЕ 7 в исходном состоянии.

В следующий момент изменения потенциала с генератора 1 на низкий срабатывает схема «И-ИЛИ-НЕ 7, которая формирует передний фронт первого выходного импульса по переднему фронту входного сигнала При этом срабатывает триггер 9, который высоким уровнем потенциала подготавливает к работе по другому входу схему «И-НЕ 3, а низким уровнем потенциала с другого выхода отключает схему «И-ИЛИ-НЕ 4.

При последующем изменении потенциала с генератора 1 на высокий потенциал через схему «И-НЕ 3 срабатывает триггер 10, который низким уровнем потенциала по одному входу устанавливает схему «И-ИЛИ-НЕ 7 в исходное состояние и подготавливает к работе высоким потенциалом с другого выхода другой вход схемы «И-ИЛИ-НЕ 7 и схему «И-НЕ 11. При этом выходе 14 по переднему фронту входного сигнала формируется задний фронт первого импульса.

В следующий момент изменения потенциала с генератора 1 на низкий уровень на выходе схемы «И-НЕ 3 устанавливается высокий потенциал, от которого через схему «И- НЕ 11 устанавливается в исходное состояние триггер 8, а от высокого потенциала срабатывает схема «И-ИЛИ-НЕ 7 по другому входу. На выходе 14 по переднему фронту

выходного сигнала формируется передний фронт импульса.

При изменении потенциала с генератора 1 на высокий уровень через схему «И-НЕ 3 устанавливается в исходное состояние триггер 10, а выходным низким потенциалом - схема «И-ИЛИ-НЕ 7. При этом на выходе 14 формируется задний фронт второго импульса.

В момент появления на входе 13 устройства низкого потенциала входного сигнала на выходе инвертора 6 устанавливается высокий потенциал. По совпадению с высоким потенциалом тактового импульса генератора 1 по другому из входов через схему «И-ИЛИ-НЕ 4 аналогично срабатывает триггер 8, а при появлении низкого потенциала с генератора 1 на выходе схемы «И-ИЛИ-НЕ 5 по заднему

фронту входного сигнала формируется первый выходной импульс. При этом триггер 9 устанавливается в исходное состояние и т. д.

Предмет изобретения

Формирователь импульсов, содержащий генератор тактовых импульсов, выход которого подключен ко входам первой и второй схем «И-НЕ и .ко входам первой схемы «И-

ИЛИ-НЕ, второй вход которой соединен с соответствующими входами третьей схемы «И-ИЛИ-НЕ и через инвертор - с соответствующими входами первой и второй схем «И-ИЛИ-НЕ, выход первой схемы «И-

ИЛИ-НЕ подключен к одному из входов первого триггера и к соответствующим входам второй и третьей схем «И-ИЛИ-НЕ, выходы которых соединены со входами третьего триггера, выходы третьего триггера подключены соответственно ко входам первой схемы «И-ИЛИ-НЕ и ко второму входу второй схемы «И-НЕ, выход которой подключен к первому входу второго триггера непосредственно,- а ко второму входу второго

триггера - через первую схему , причем второй вход первого триггера подключен к выходу третьей схемы «И-НЕ, отличающийся тем, что, с целью повыщения помехоустойчивости, в нем нулевые выходы

первого и второго триггеров подключены к соответствующим входам второй и третьей схем «И-ИЛИ-НЕ, а едидич,ные йыходы этих же триггеров соединены со входами последовательно соединенных схем «И-НЕ соответственно.