Устройство формирования импульсных последовательностей Советский патент 1976 года по МПК H03K3/78 

Изобретение относится к области импульсной техники и может быть использовано в вычислительных и радиоизмеритель ных комплексах. 9 Известно устройство формирования имг пульсных последовательностей, содержащее каскады, каждый из которыхсодер- жит транзистор, в эмиттёрную цепь которого включен диод с накопителем заряда, и линию задержки, выход которой сое- динен с базой транзистора. Недостатком такого устройства являет ся большая громоздкость для случаев формирования последовательностей с большим числом импульсов в пачке, так как число импульсов в последовательности определяет число каскадов формирования. Цель изобретения - увеличить число импульсов формируемой последовательное- ти и обеспечить возможность регулирования длительности и скважности импульсов в последовательности. Это достигается тем, что в каждый . каскад дополнительно введен транзистор- ный усилитель, причем коллектор транзксзистора в эммитерную цепь которого включен диод с накоплением заряда, соединен со входом транзисторного усилителя непосредственно, а со входом линии задержки - через резистор, причем вход линии задержки объединен с выходном транзисторного усилителя предыдущего каскада, На фиг. 1 приведена принципиальная схема предлагаемого устройства; на фиг. 2 и 3 - диаграмма напряженней в различных точках схемы. Схема устройства формирования импульсных последовательностей содержит 2- каскада, причем вход первого элемента задержки 1, собранного на транзисторе тЙ- па и,,: диоде с накоплением заряда, непосредственно связан с источником запускающих импульсов, а через резистор. 2 - со входом первого транзисторного усилителя 3 на транзисторах типа л-р-ги и р-к-р и с коллектором транзистора 4 типа «,-р-и эмиттер которого подсоединен к катоду диода 5 с накоплением заряда, анод которого подключен к общей шине. Lbi.x(/A первого транзистора усилителя 3 соединен со входом второго элемента за/дсфжки 6, эмиттер транзистора 4 через резистор 7 подключен к источнику Е прямого смешения диода 5 с накоплением заряда, а его база через резистор. 8 связана с выходо.л первого элемента задержКи 1. Второй каскад выполнен аналогично. На диаграммах приняты следующие обозначения: импульсы на входе усидителя 3 первого каскада; Utyxi то же для второго каскада; же для третьего каскада (на схеме не показан); Uiyj,-импульсы на выходе усилителя последнего (третьего каскада). Предлагаемое устройство работает следующим образом. В исходном состоянии транзистор 4 закрыт, а через диод 5 протекает прямой ток, накапливая заряд в его базе. Поступающий на вход первого каскада устройства сигнал положительной полярности через резистор 2 поступает на вход усилителя 3. Усиливаясь (коэффициент усиления, приведенный ко входу каскада, равен единице), сигнал поступает на вход следующего каскада. Одновременно сигнал, задерживаясь элементом задержки 1, поступает через резистор 8 на базу транзистора 4 и открывает его. В этот момент сигнал на входе усилителя 3 уменьшается практически до нуля. При этом через диод 5 начинает протекать обратный ток, происходит рассасывание заряда в его базе. По окончании длительности фазы высокой обрат ной проводимости диода 5 с накоплением заряда, его обратное сопротивление резко восстанавливается, напряжение на коллекто ре транзистора 4, а следовательно, и на выходе усилителя. 3 резко возрастает, прак .тически до первоначального значения. Таки образом, на выходе первого каскада формируются два импульса с временем сдвига между ними, равным длительности фазы вы сокой обратной проводимости диода 5, причем длительность первого из них равна t времени задержки элемента 1. При поступлении этих импульсов на второй каскад соверщенно анелогичво из каждого из них формируются на выходе по два импульса с временем сдвига между ними, определенным длительностью фазы высокой обратной проводимости диода с накоплением заряда, включенного в эмиттерную цепь ур зистора во втором каскаде, причем длитель ность каждого первого из них определяется временем задержки. сигнала элементом зад жки во втором каскаде. Таким образЬм, на выходе каждого кас када происходит удвоение частоты следова -, ИЯ импульсов, и, например, на выходе трехаскадного устройства формируется при дейтвии на его входе одного импульса послеовательность из 8, импульсов (см. а фиг. 2). Регулированием времени задержки t лементов задержки и длительности фазы ысокой обратной проводимости 1д осущестляется,регулировка длительности и с«важ- ости импульсов в последовательности, В частности, если net,g,. -время задержки сигнала элеменом задержкйг в К-том- каскаде; i -длительность фазы высокой обратной роводимости диода с накоплением заряда эмиттерной цепи транзистора |г - того аскада; LU. -длительность входного сигнала; - число каскадов, то при действии каждого импульса на входе устройства на его выходе формируется последовательность импульсов со скважностью 2 (см, временную диаграмму, соответствующую , на фиг. 3), Во время фазы рассасывания заряда в базе диода 5 с накоплением заряда, на коллекторе транзистора 4 напряжение равняется сумме напряжения насыщения коллекторэмиттер и напряжения на 5. Чтобы это напряжение не усиливалось усилителем 3, последний настроен на срабатывание по определенному уровню входного сигнала введением дополнительного смещения на эмиттер-базовом переходе первого транзистора,о ормула изобретения Устройство формирования импульсных последовательностей, каждый каскад которого содержит транзистор, в эмйттеряую цепь которого включен диод с накоплением заряда, и линию задержки, выход которой соединен с базой транзистора, отличающееся тем, что, с целью увеличения числа импульсов формируемой последовательности и возможности регулиров- ки скважности, в каждый каскад дополнительно введен транзисторный усилитель, причем коллектор транзистора, в эмиттерную цепь которого включен диод с накоплением заряда, соединен со входом транзисторного усилителя непосредственно, а со входом линии задержки - через рези- стор, причем вход линии задержки соеди-. нен с выходом транзисторного усилителя предыдущего каскада.

L-:

N

:|i

ч

-)

м

#

м II